ADC Ramp Digital

Juga dikenal sebagai tangga-jalan , atau cukup penghitung Konverter A/D, ini juga cukup mudah dipahami tetapi sayangnya memiliki beberapa keterbatasan.

Ide dasarnya adalah menghubungkan output dari pencacah biner yang berjalan bebas ke input DAC, kemudian membandingkan output analog DAC dengan sinyal input analog yang akan didigitalkan dan menggunakan output komparator untuk memberi tahu pencacah kapan harus berhenti. menghitung dan mengatur ulang. Skema berikut menunjukkan ide dasarnya:

Saat penghitung menghitung dengan setiap pulsa clock, DAC mengeluarkan tegangan yang sedikit lebih tinggi (lebih positif). Tegangan ini dibandingkan dengan tegangan input oleh komparator.

Jika tegangan input lebih besar dari output DAC, output komparator akan tinggi dan pencacah akan terus menghitung secara normal. Namun, pada akhirnya, output DAC akan melebihi tegangan input, menyebabkan output komparator menjadi rendah.

Ini akan menyebabkan dua hal terjadi:pertama, transisi tinggi ke rendah dari output komparator akan menyebabkan register geser untuk "memuat" hitungan biner apa pun yang sedang dikeluarkan oleh penghitung, sehingga memperbarui output rangkaian ADC; kedua, penghitung akan menerima sinyal rendah pada input LOAD aktif-rendah, menyebabkannya direset ke 00000000 pada pulsa clock berikutnya.

Efek dari rangkaian ini adalah untuk menghasilkan output DAC yang naik ke level berapa pun sinyal input analog berada, mengeluarkan angka biner yang sesuai dengan level itu, dan memulai dari awal lagi. Diplot dari waktu ke waktu, terlihat seperti ini:

Perhatikan bagaimana waktu antara pembaruan (nilai output digital baru) berubah tergantung pada seberapa tinggi tegangan input. Untuk level sinyal rendah, pembaruan agak berjarak dekat. Untuk level sinyal yang lebih tinggi, jaraknya lebih jauh dalam waktu:

Untuk banyak aplikasi ADC, variasi frekuensi pembaruan (waktu sampel) ini tidak dapat diterima. Ini, dan fakta bahwa rangkaian perlu menghitung sepenuhnya dari 0 pada awal setiap siklus penghitungan membuat pengambilan sampel sinyal analog yang relatif lambat, menempatkan ADC digital-ramp pada posisi yang kurang menguntungkan dibandingkan strategi penghitung lainnya.