Menghilangkan misteri dari ekstensi khusus dalam desain SoC RISC-V

Bicara tentang mengonfigurasi prosesor dasar atau menambahkan ekstensi khusus untuk menyelesaikan pengorbanan desain perangkat keras-perangkat lunak dalam sistem pada chip (SoC) bukanlah hal baru. Ini telah menjadi bagian penting dari proposisi nilai yang dianut oleh komunitas RISC-V, dengan banyak informasi yang dipublikasikan dan manfaatnya, seperti yang ini, “Panduan untuk mempercepat aplikasi dengan instruksi khusus RISC-V yang tepat .”

Dalam merancang sistem untuk banyak produk saat ini, konsumsi daya, kinerja, dan area mati membatasi banyak persyaratan SoC buatan (AI) dan pembelajaran mesin (ML) yang kompleks.

Memperluas arsitektur set instruksi RISC-V open-source (ISA) sering diabaikan sebagai cara yang efektif untuk mengatasi kendala ini. Panel webinar baru-baru ini yang dipimpin oleh Quantum Leap Solutions, sebuah perusahaan layanan desain untuk industri semikonduktor, berusaha membantu mengungkap misteri perluasan RISC-V ISA untuk desain SoC. Webinar berjudul “Fleksibilitas RISC-V – Kekuatan Ekstensi Kustom ,” menjawab pertanyaan dari lebih dari 100 peserta.

Para panelis berusaha untuk memberikan wawasan tentang peran ISA yang dimodifikasi dalam merancang aplikasi yang muncul dan bagaimana desainer melihat ekstensi ke arsitektur set instruksi RISC-V yang baru.

Dimoderatori oleh Mike Ingster, pendiri dan presiden Quantum Leap Solutions, panelisnya adalah:

• John Min, direktur FAE di Andes Technology
• Larry Lapides, wakil presiden penjualan di Imperas Software
• Taek Nam, insinyur aplikasi senior di Mentor

Mike Ingster: Mengapa RISC-V merupakan pilihan yang lebih baik untuk aplikasi pembelajaran AI dan ML daripada arsitektur CPU lainnya?

John Min :Saat RISC-V ditemukan bertepatan dengan AI menjadi arus utama. Set instruksi vektor RISC-V dirancang dengan mempertimbangkan jenis aplikasi AI dan VR.

Larry Lapides :Saya akan menambahkan bahwa dalam aplikasi AI dengan array multipleks prosesor heterogen—arsitektur yang telah kita lihat diimplementasikan lebih dari satu kali—perancang dapat menggabungkan prosesor skalar dan vektor dalam array. Kedua, arsitektur RISC-V memungkinkan perancang untuk menghapus fungsionalitas yang tidak perlu sambil mempertahankan instruksi vektor. Ini memberikan harga, kinerja, dan area yang lebih baik—PPA.

Ingster :Bisakah inti RISC-V dengan ekstensi vektor juga diperluas dengan instruksi khusus?

Min :Iya. Salah satu contohnya adalah inti vektor RISC-V dengan implementasi referensi yang menggunakan ekstensi pelanggan untuk menambahkan buffer tambahan. Ini mencegah unit vektor terhenti karena kekurangan data.

Lapides :Imperas dan Andes memiliki pelanggan bersama yang telah menerapkan fungsi khusus untuk membantu di area ini.

Ingster :Dalam array multiprosesor, apakah semua CPU harus memiliki konfigurasi yang sama? Atau bisakah mereka memiliki instruksi khusus yang berbeda?

Lapides :Ya, prosesor heterogen dalam desain SoC adalah hal biasa. Selain itu, bukan hanya instruksi khusus yang dapat bervariasi dari satu prosesor ke prosesor lainnya. Instruksi dasar setiap prosesor juga dapat bervariasi. Misalnya, satu prosesor dapat memiliki instruksi vektor dan instruksi skalar prosesor lainnya. Ini dapat disisipkan dan digabungkan.

Min :Dalam array multipleks, baik CPU dan simulator dapat menjadi heterogen untuk mengaktifkan simulasi multicore.

Ingster :Apakah Anda melihat prosesor RISC-V kelas server di pasaran?

Min :Ini akan datang. Desain CPU dari waktu ke waktu menjadi lebih cepat dengan cara yang berbeda. Salah satunya dengan meningkatkan frekuensi. Lain adalah dengan memperluas pipa CPU. Cara lainnya adalah dengan merancang prosesor untuk mengeksekusi instruksi yang tidak sesuai urutan. Dan akan ada pelebaran lebar eksekusi untuk menyediakan organisasi skalar yang lebih super atau—yang menjadi umum saat ini—desain yang menggunakan ribuan multicore. Hanya masalah waktu sebelum kita melihat elemen-elemen ini dimasukkan ke dalam prosesor RISC-V generasi berikutnya untuk aplikasi perusahaan AI.

Lapides :Jika kita melihat sejarah RISC-V masa lalu, kita melihat bahwa pada awalnya, ada bukti konsep SoC yang 32 dan 64 bit, tetapi sekitar dua tahun yang lalu kita mulai melihat SoC yang berfokus pada keamanan dan IoT:SoC 32-bit kompetitif dengan mikrokontroler. Sekarang kita mulai melihat prosesor kelas aplikasi pertama. Mereka bukan kelas server tetapi kami melihat silikon awal pada prosesor RISC-V 64-bit yang menjalankan RTOS nyata dengan melihat aplikasi kelas atas. Kami mulai melihat beberapa jalur pipa yang rusak sedang dibangun. Saya mengharapkan prosesor RISC-V kelas server pertama dalam dua hingga tiga tahun ke depan.

Ingster :Dapatkah ekstensi khusus memberikan keamanan perangkat dan pengelolaan siklus hidup?

Min :Ya, tergantung implementasinya. Misalnya, dengan mengaktifkan ekstensi instruksi untuk melakukan pemeriksaan. Program memeriksa ekstensi khusus. Jika tidak ada, perangkat lunak dicegah untuk dijalankan. Pilihan lainnya adalah mengimplementasikan port kustom ke memori. Dengan demikian, CPU RISC-V akan memiliki bus pribadi ke memori daripada menggunakan bus utama.

Taek Nam :Desainer dapat menggunakan IP analisis tersemat Tessent untuk keamanan dan manajemen siklus hidup di SoC dengan ekstensi khusus.

Ingster :Mengapa pendekatan RISC-V untuk instruksi kustom berbeda dari yang lain seperti ARC dan Tensilica?

Min :CPU menggunakan ekstensi khusus untuk mempercepat tugas tertentu. Apa yang membuat RISC-V berbeda adalah ia menawarkan mekanisme formal untuk memasukkan ekstensi khusus ke dalam standar.

Ingster :Bagaimana cara pengembang berbagi petunjuk khusus dengan pelanggan atau mitra?

Min :Ada tiga pilihan. Pertama, jaga kerahasiaannya. Kedua, mengusulkan penambahan RISC-V International untuk dimasukkan dalam standar. Misalnya, Andes menyumbangkan satu set instruksi DSP kepada RISC-V International. Ini sekarang adalah ekstensi P dari standar RISC-V. Ketiga, jika Anda berbagi penggunaan instruksi dengan orang lain, Anda akan berbagi file intrinsik dan header. Jika Anda berencana untuk membagikan implementasi instruksi khusus, Anda mungkin perlu melakukan NDA tiga arah.

Lapides :Pengembang ekstensi khusus dapat meneruskan model tersebut kepada pelanggan atau mitra mereka sebagai model open source atau biner, ISS atau model prosesor akurat instruksi, yang dapat digunakan untuk pengembangan perangkat lunak pra-silikon awal.

Ingster :Apakah ekstensi khusus akan menyebabkan masalah kompatibilitas dalam Komunitas RISC-V?

Min :Ini akan tergantung pada bagaimana instruksi kustom digunakan. Jika instruksi khusus disimpan sebagai hak milik, menurut definisi itu tidak akan menyebabkan fragmentasi karena pengembang adalah satu-satunya yang menggunakannya. Jika instruksi kustom menjadi sangat sukses dan digunakan oleh banyak orang lain, mungkin sudah waktunya untuk memasukkannya ke dalam set RISC-V dasar. Keputusan ada di tangan pembuatnya untuk mempublikasikannya atau menyimpannya sebagai hak milik. Bagaimanapun, tidak ada fragmentasi yang akan terjadi.

Ingster :Apakah prosesor vektor didukung oleh kompiler dalam versi saat ini?

Min :Ekstensi vektor RISC-V, versi 0.8, cukup stabil sehingga kompiler mendukungnya. Baik GCC dan LLVM mendukung spesifikasi versi 0.8 yang ada. Versi final dari kompiler akan tersedia ketika spesifikasi RISC-V Vector Extension telah diselesaikan.

Ingster :  Bagaimana ekstensi khusus didukung dalam rantai alat perangkat lunak?

Lapides :Desainer menambahkan ekstensi khusus ke model RISC-V mereka, sehingga menyediakan simulator set instruksi yang dapat digunakan untuk pengembangan perangkat lunak. Di sisi rantai alat, dukungan untuk ekstensi khusus baru dapat ditambahkan ke GCC dan LLVM. Keduanya adalah rantai alat sumber terbuka dan dapat dimodifikasi sesuai kebijaksanaan pelanggan. Desainer juga dapat merakit implementasi makro untuk mendukung instruksi kustom.

Ingster :Bagaimana kompiler mengetahui instruksi khusus yang baru dibuat?

Lapides :Tim perangkat lunak harus mengimplementasikan instruksi dalam kompiler.

Min :Alternatif tanpa kerja keras membuat penambahan, terutama jika tujuannya adalah untuk menjaga kepemilikan instruksi adalah memperlakukan instruksi kustom seperti perpustakaan – misalnya, perpustakaan DSP. Kemudian ketika instruksi kustom diperlukan dalam eksekusi program, panggil perpustakaan dengan file header. Jadi, untuk pekerjaan minimal, tim desain mencapai banyak keuntungan yang diharapkan dari pembuatan fungsi kustom.

Ingster :OS apa yang didukung di RISC-V dan apakah ada dukungan untuk Android?

Lapides :Saya belum pernah melihat Android didukung tetapi ada beberapa perangkat yang dapat dikenakan yang dirancang dengan RISC-V. RTOS gratis Linux, Zephyr RTOS adalah yang utama didukung. Ada sistem operasi waktu nyata lain yang didukung. Halaman web perangkat lunak RISC-V International memiliki daftar lengkap.

Min :OS Android belum diverifikasi pada prosesor RISC-V. Saya percaya bahwa ini lebih merupakan latihan porting daripada pertanyaan apakah ini dapat dijalankan. Inti RISC-V saat ini menjalankan Linux.

Ingster :Bagaimana ekstensi khusus diverifikasi?

Lapides :Ekstensi kustom ditambahkan ke RTL desain, tetapi ekstensi tersebut juga harus ditambahkan ke model prosesor. Instruksi khusus serta register khusus dapat diverifikasi menggunakan kemampuan ini. Biasanya, menambahkan ekstensi ke model prosesor yang berjalan pada simulator set instruksi memungkinkan pengembangan perangkat lunak.

Taek: Kami baru-baru ini meminta pelanggan menerapkan instruksi khusus di SoC mereka. Menggunakan IP analitik tertanam kami, tujuan mereka adalah untuk memverifikasi peningkatan kinerja perangkat lunak mereka dari menambahkan ekstensi khusus. Hal ini dilakukan dengan menggunakan trace untuk melacak data dan eksekusi instruksi. Ini adalah cara yang efektif untuk memvalidasi peningkatan kinerja.

Ingster :Berapa banyak area yang diperlukan untuk menambahkan IP analitik yang disematkan?

Taek: Tidak ada jawaban standar, tetapi 1 persen adalah kutipan khas untuk area yang dikhususkan untuk IP analitik tertanam. Perkiraan ini mencakup model analitik, komunikator, dan jalinan pesan yang menghubungkan elemen-elemen ini. Karena blok memiliki banyak opsi, konfigurasi yang berbeda dimungkinkan. Setiap desain pelanggan dievaluasi, dan IP analitik tersemat dikonfigurasi untuk diterapkan dalam desain mereka. Dengan cara ini luas total diperkirakan. Kami menentukan solusi yang dapat meminimalkan dampak area untuk memberikan nilai terbaik pada desain tertentu.

Ini adalah sorotan dari panel, versi lengkapnya di-host oleh Solusi Lompatan Kuantum .