Latch SR Gate NOR: Membangun dan Memahami Memori Digital
Bagian dan Bahan
- 4001 quad NOR gate (Radio Shack catalog # 276-2401)
- DIP switch delapan posisi (Radio Shack catalog # 275-1301)
- Bar graph LED segmen sepuluh (Radio Shack catalog # 276-081)
- Satu baterai 6 volt
- Dua resistor 10 kΩ
- Dua resistor 470 Ω
- Dua resistor 100 Ω
Caution! IC CMOS 4001 sangat sensitif terhadap放电 elektrostatis. Handle dengan hati-hati.
CROSS-REFERENCES
Lessons In Electric Circuits, Volume 4, chapter 3: “Logic Gates”
Lessons In Electric Circuits, Volume 4, chapter 10: “Multivibrators”
LEARNING OBJECTIVES
- Memahami dampak umbal balik positif dalam rangkaian digital.
- Mendefinisikan status "invalid" dari latch SR.
- Menjelaskan race condition dan implikasinya.
- Mengenali pentingnya tingkat sinyal CMOS high yang valid.
SCHEMATIC DIAGRAM
ILLUSTRATION
INSTRUCTIONS
4001 adalah gate NOR quad CMOS dengan tugas pin identik dengan gate NAND quad 4011. Pinout-nya ditunjukkan di bawah ini:
Saat dua gate NOR dihubungkan silang seperti yang diilustrasikan, output memberi umbal balik ke input, menciptakan umbal balik positif dan histeresis. Umbal balik ini memberdayakan rangkaian dengan bentuk sederhana memori: setelah di-set, ia akan mempertahankan statusnya hingga input baru memaksa perubahan.
Label saklar kiri sebagai Set dan saklar kanan sebagai Reset. LED kiri mewakili output Q; LED kanan mewakili Q-not. Set high dan Reset low memaksa Q high dan Q-not low (status set). Sebaliknya, Reset high dan Set low memaksa Q low dan Q-not high (status reset). Saat kedua input low, latch mempertahankan status sebelumnya – status latched. Jika kedua input high, output dipaksa ke tingkat logika yang sama, yang melanggar persyaratan komplementer dan disebut status invalid.
Untuk mengamati perilaku latch saat menyala, atur kedua saklar ke posisi mati (input low), putuskan satu kabel baterai, lalu hubungkan kembali dengan cepat sambil mengamati LED. Rangkaian akan berbalas: setiap gate mencoba mendorong yang lain high; gate yang lebih cepat menang, dan statusnya dilatch. Karena asimetri inherent, status saat menyala seringkali konsisten, tetapi siklus berulang mungkin mengungkap status sebaliknya sesekali, mengilustrasikan ketidakterdugaan race conditions.
Race conditions dapat menjadi masalah dalam sistem nyata, terutama ketika gate yang cacat atau lebih lambat selalu memenangkan balas, menyebabkan status yang stabil namun salah. Mengubah komponen dapat mengubah hasil balas, menyebabkan bug halus yang sulit ditelusuri.
Untuk menghilangkan ketergantungan pada status saat menyala yang tidak dapat diprediksi, desainer biasanya menggunakan mekanisme reset atau set eksternal untuk memaksa latch ke dalam status yang dikenal saat startup.
Modifikasi yang mengajarkan adalah mengganti satu resistor drop LED 470 Ω dengan nilai yang lebih rendah, seperti 100 Ω. Ini meningkatkan kecerahan LED dan memperkenalkan asimetri beban yang mempengaruhi kemampuan latch untuk mempertahankan statusnya. Saat mengoperasikan saklar melalui semua empat kombinasi input, Anda akan memperhatikan bahwa latch gagal memegang dalam salah satu status saat kedua input low. Mengukur tegangan output dari gate tinggi dengan voltmeter menunjukkan bahwa gate dengan beban 100 Ω menghasilkan tingkat high yang lebih lemah yang jatuh di bawah ambang yang diperlukan untuk mendorong input gate NOR lainnya. Sebaliknya, gate 470 Ω mempertahankan tingkat high yang lebih kuat yang berhasil melatch rangkaian.
Pengamatan ini menggarisbawahi mengapa lebih baik menggunakan voltmeter sebagai probe logika: voltmeter memberikan pembacaan tegangan kuantitatif, mengungkap sinyal lemah yang mungkin terlewatkan oleh probe logika sederhana. Ini sangat penting saat mencampur keluarga logika yang berbeda (misalnya, TTL vs. CMOS), di mana ambang tegangan dapat berbeda secara signifikan.
