Penguat Gerbang Umum JFET: Desain, Operasi, dan Aplikasi

LEMBAR KERJA TERKAIT:

• Lembar Kerja Penguat JFET

Apa Itu Penguat Gerbang Umum JFET?

Konfigurasi gerbang umum (CG) adalah salah satu dari tiga topologi JFET klasik (sumber umum, saluran umum, gerbang umum). Dalam tahap CG, gate adalah klem umum, sumber adalah masukan, dan drain adalah keluaran. Susunan ini menyediakan impedansi masukan rendah, impedansi keluaran tinggi, dan gain tegangan negatif yang dapat mencapai 10–20× untuk JFET diskrit typikal.

Cara Kerja

Perubahan tegangan pada sumber memodulasi tegangan gate-ke-sumber (V_GS). Arus drain JFET, I_D, mengikuti persamaan I_D = I_DS (1 – V_GS/V_P)². Karena drain pada potensi yang lebih tinggi dari sumber, tegangan keluaran pada drain adalah hasil kali I_D dan resistor drain (R_D), menghasilkan gain tegangan negatif sekitar –R_D/(R_S + r_o).

Skema Bias Typikal

Gate seringkali dihubungkan ke ground melalui resistor nilai tinggi atau jaringan bias untuk menjaga V_GS ≈ 0 V. Resistor sumber (R_S) menetapkan titik bias dan memberikan feedback negatif, meningkatkan linearitas. Bias DC kecil (misalnya, 0,2 V) dapat diterapkan ke gate melalui pembagi tegangan jika V_GS sedikit negatif diinginkan untuk gain yang lebih tinggi.

Keuntungan dan Kasus Penggunaan

• Impedansi masukan rendah (<1 kΩ), ideal untuk mengemudi front-end RF impedansi tinggi.
• Impedansi keluaran tinggi, berguna untuk konversi tegangan-ke-arus.
• Respons frekuensi yang unggul—tahap gerbang umum dapat melebihi 100 MHz dengan tata letak yang tepat.
• Performa kebisingan yang unggul saat resistor sumber dipilih untuk mencocokkan impedansi sumber masukan.

Contoh Desain

Komponen: JFET 2N5457, V_D = 12 V, R_D = 10 kΩ, R_S = 1 kΩ.

Titik bias: V_GS ≈ –0,2 V, I_D ≈ 2 mA. Gain tegangan ≈ –10. Lebar pita > 10 MHz dengan beban 10 pF.

Tips Desain

1. Pilih JFET dengan tegangan mencubit (V_P) dan transkonduktansi (g_m) yang sesuai untuk frekuensi target.
2. Minimalkan kapasitansi parasit dengan menggunakan tata letak kawat pendek dan bahan PCB kapasitansi rendah.
3. Gunakan heatsink atau thermal pad yang tepat jika beroperasi dekat arus drain maksimum JFET.
4. Verifikasi linearitas dengan memeriksa titik captur intersep ketiga (IP3) dalam uji dua-tone.

Sumber Daya Lebih Lanjut

Untuk latihan desain langsung, unduh Lembar Kerja Penguat JFET dan lakukan perhitungan bias, prediksi gain, dan simulasi.