Xilinx Ungkap Seri Versal HBM, Mendorong Keamanan dan Bandwidth Jaringan Generasi Depan
Xilinx telah memperkuat posisinya dalam beban kerja jaringan dan data center berkinerja tinggi dengan memperkenalkan seri Versal HBM—ekstensi dari platform Versal adaptive compute acceleration platform (ACAP) yang mengintegrasikan memori bandwidth tinggi (HBM2e) secara langsung ke dalam silikon.
Dengan memanfaatkan teknologi 3D-stacking Co-WoS TSMC, garis baru ini menyediakan throughput berkelanjutan 820 GB/s dan kapasitas on-chip 32 GB. Itu mewakili delapan kali bandwidth memori dari desain berbasis DDR5 yang sebanding sambil mengurangi konsumsi daya sebesar 63 %—perbandingan yang diambil dari konfigurasi DDR5-6400 empat chip yang tipikal.
“Konvergensi bandwidth, performa, dan keamanan sangat penting,” kata Mike Thompson, senior product line manager Versal FPGA di Xilinx. “Versal HBM memperluas kapasitas di ketiga lapisan ini, memungkinkan kami untuk tetap setara dengan volume lalu lintas jaringan yang meledak dan permintaan yang meningkat akan pemrosesan throughput tinggi yang aman.”
Arsitektur ini mengganti satu super-logic region (SLR) dalam perangkat Versal Premium dasar dengan tumpukan HBM2e dan menambahkan pengontrol HBM terdedikasi di SLR lain. Pertukaran modular ini menghasilkan setara 14 FPGA Virtex-E UltraScale+ sambil menghilangkan 32 chip DDR5, secara dramatis mengurangi area papan dan daya tarik.
Versal HBM juga mengintegrasikan suite IP core yang diperkeras yang mendukung 5,6 Tb/s bandwidth serial melalui transceiver PAM4 112 Gb/s, 2,4 Tb/s Ethernet skalabel, 1,2 Tb/s enkripsi line-rate, 600 Gb/s Interlaken, dan 1,5 Tb/s PCIe Gen5 dengan DMA built-in. Platform ini secara native mendukung CCIX dan CXL, menyediakan stack jaringan multi-terabit out-of-the-box untuk berbagai protokol dan standar optik.
Sebagai platform komputasi adaptif yang sebenarnya, Versal HBM dapat mengonfigurasi ulang logikanya dalam milidetik, yang memungkinkan desainer untuk menerapkan beban kerja inferensi AI, DSP, dan scalar di tempat. Kelincahan ini menghilangkan kebutuhan untuk merancang ulang hardware dan mempercepat waktu masuk pasar untuk algoritma yang berkembang dan protokol baru.
Hasilnya adalah akselerator yang canggih yang unggul dalam skenario big data—deteksi penipuan, mesin rekomendasi, percepatan database, pemodelan keuangan, dan inferensi deep learning untuk pemrosesan bahasa alami. Dengan menyediakan peningkatan performa orde magnitude dibandingkan CPU server modern dan mendukung dataset empat kali lebih besar, pelanggan dapat mengurangi jumlah server dan memotong total biaya kepemilikan.
Dalam jaringan, satu ACAP Versal HBM dapat menggantikan beberapa NPU dan modul DDR yang diperlukan untuk firewall generasi berikutnya 800 G. Perangkat ini menangani pemrosesan paket, fungsi keamanan, dan deteksi anomali berbasis AI pada fraksi dari daya dan faktor bentuk, menghasilkan penghematan CapEx dan OpEx yang besar bagi operator cloud dan jaringan.
Versal HBM dapat diakses oleh pengembang hardware, perangkat lunak, dan data science. Vivado Design Suite, Vitis Unified Software Platform, dan Vitis AI menyediakan lingkungan pengembangan yang kohesif yang meliputi RTL, C/C++, dan framework domain-spesifik.
Perangkat Versal 7 nm siap produksi membentuk dasarnya. Pengembang dapat membuat prototipe pada papan Versal Premium dan bermigrasi ke Versal HBM setelah tersedia. Sampling dimulai awal 2022, dengan dokumentasi lengkap dan alat early-access dijadwalkan untuk dirilis akhir 2021.
