FPGA tingkat pertahanan debut dengan akses awal

Memberikan keamanan tingkat pertahanan ke sistem tertanam di edge, Microchip Technology Inc. menawarkan program akses awal (EAP) untuk FPGA SoC PolarFire. Platform ini adalah subsistem mikroprosesor berbasis RISC-V real-time pertama yang dikeraskan dengan kemampuan Linux pada keluarga FPGA PolarFire kelas menengah. Platform ini dapat digunakan dalam aplikasi komunikasi, pertahanan, medis, dan otomasi industri.

Chip ini adalah FPGA SoC pertama di industri dengan klaster CPU RISC-V deterministik dan koheren serta subsistem memori L2 deterministik, yang memungkinkan Linux plus aplikasi waktu nyata. Subsistem memori 2 MB dapat dikonfigurasi sebagai cache, papan gores, atau memori akses langsung. Ini berarti pengembang tertanam mendapatkan manfaat Linux dalam arsitektur deterministik yang dikombinasikan dengan fitur keamanan dan daya rendah dari PolarFire FPGA.

Selain itu, arsitektur SoC PolarFire mencakup fitur keandalan dan keamanan seperti koreksi kesalahan tunggal dan deteksi kesalahan ganda (SEC-DED) pada semua memori, perlindungan memori fisik, inti kripto tahan analisis daya diferensial (DPA), boot aman tingkat pertahanan , dan 128 Kb memori booting flash.

Kebutuhan utama yang dipecahkan oleh RISC-V adalah konsep satu prosesor yang dapat menjalankan Linux dan memenuhi persyaratan waktu nyata, kata Ted Speers, rekan teknis dan kepala arsitektur produk dan perencanaan untuk unit bisnis FPGA Microchip. “Kami sudah memiliki daya dan keandalan yang rendah di kantong dengan teknologi PolarFire, tetapi untuk benar-benar mencapai ini, kami membutuhkan prosesor waktu nyata. Kami ingin satu prosesor memenuhi kebutuhan [menjalankan Linux dan aplikasi real-time secara berdampingan] secara bersamaan.”

Mendesain dengan FPGA + CPU pada satu chip terus berkembang selama beberapa tahun terakhir, berkat beberapa manfaat utama bagi desainer yang disematkan. Ini meningkatkan pemrosesan tugas tertentu dan memungkinkan penyesuaian dan fleksibilitas, sekaligus mengurangi jumlah komponen, konsumsi daya, dan ruang papan.

PolarFire SoC yang deterministik dan kritis terhadap keselamatan memberikan efisiensi daya yang memberikan daya hingga 50 persen lebih rendah daripada perangkat pesaing di industri. Akibatnya, ini mengurangi tagihan material dengan menghilangkan kebutuhan akan kipas dan unit pendingin.

“Teknologi PolarFire kami menawarkan daya 50% lebih rendah dalam banyak kasus dibandingkan FPGA pesaing,” kata Speers. Mereka dapat digunakan dalam lingkungan faktor bentuk kecil di mana menghilangkan panas adalah masalah besar, memungkinkan pelanggan untuk melepaskan kipas dari sistem, yang menghemat biaya dan memecahkan banyak kendala sistem yang sangat sulit untuk dirancang, ia menambahkan.

Membuat pelanggan beralih hanya karena Anda menawarkan daya yang lebih rendah memang sulit, tetapi dalam aplikasi ini teknologi PolarFire memungkinkan mereka untuk langsung beralih karena manfaat tambahannya, kata Speers.

Ketika CPU dan FPGA berada dalam satu chip, ada pengurangan ruang papan tetapi juga pemrosesan yang lebih baik untuk tugas-tugas tertentu, dan lebih sedikit latensi karena semuanya dalam satu chip alih-alih chip ke chip di papan, kata Speers. “Dengan kain yang dapat diprogram, ini juga menawarkan banyak penyesuaian dan fleksibilitas yang biasanya tidak Anda miliki. Ini sangat penting untuk teknologi baru yang standarnya belum sepenuhnya ditetapkan dan Anda mungkin perlu membuat beberapa perubahan di lapangan.

“Subsistem deterministik adalah tempat semua keajaiban terjadi,” kata Speers. “Microchip merancang sebuah chip yang dapat menjalankan OS Linux mainstream dan semua aplikasinya secara berdampingan dengan inti waktu nyata, dalam subsistem memori yang deterministik dan koheren.” Dan dengan berpindah dari 1 MB ke 2 MB L2 cache, pelanggan dapat menggunakan 1 MB sebagai memori lokal untuk aplikasi real-time deterministik oleh salah satu dari empat inti aplikasi.

Sebagai manfaat tambahan, pelanggan Microchip's SmartFusion 2 – arsitektur FPGA SoC pertama di industri dengan subsistem prosesor penuh – dapat dengan mudah bermigrasi ke SoC PolarFire. Subsistem memori 2 MB L2 SoC PolarFire dapat dikonfigurasi sebagai memori lokal, dan kedua platform menggunakan periferal umum dengan driver firmware dan alat pengembangan yang sama.

Aplikasi mencakup lingkungan yang mengalami tantangan termal seperti sakelar IoT industri dan kepala radio jarak jauh; lingkungan yang dioperasikan dengan baterai seperti pencitra termal portabel, perangkat ultrasound portabel, radio militer aman, dan pengujian dan pengukuran portabel, serta pembelajaran mesin dan aplikasi dasar kepercayaan seperti platform senjata, radio militer aman, dan UAV.

Chip ini merupakan bagian dari dukungan Microchip yang berkembang untuk desain RISC-V. Mitra Mi-V termasuk WindRiver, Mentor Graphics, WolfSSL, ExpressLogic, Veridify, Hex-Five, dan FreeRTOS serta alat pengembangan dari sistem IAR dan AdaCore.

Sebagai bagian dari Program Akses Awal (EAP), pelanggan yang memenuhi syarat dapat mulai mendesain sekarang dengan rangkaian desain FPGA Libero SoC 12.3 FPGA Microchip dan lingkungan pengembangan terintegrasi SoftConsole 6.2. Mereka juga dapat men-debug aplikasi yang disematkan menggunakan Renode, model virtual subsistem mikroprosesor.

Kemampuan debug untuk SoC PolarFire termasuk pelacakan instruksi dan monitor bus Advanced eXtensible Interface (AXI) yang dapat dikonfigurasi run-time pasif dari mitra Mi-V UltraSoC, 50 breakpoint, monitor fabric FPGA, dan penganalisis logika dua saluran bawaan Microchip SmartDebug.

Agar memenuhi syarat untuk program akses awal, pelanggan dapat menghubungi [email protected]. Pelanggan dapat memulai desain sekarang dengan akses ke skema dan file Gerber untuk Kit Icicle PolarFire yang akan tersedia pada Q3 2020, serta panduan desain papan. MPFS250T akan mulai mengambil sampel pada Q3 2020.