Memahami Tingkat Tegangan Sinyal Logika: TTL vs CMOS
Tegangan Input untuk Gerbang Logika
Rangkaian logika dirancaksa untuk beroperasi dengan dua level tegangan diskrit yang mewakili nilai biner: "tinggi" (logika 1) dekat dengan tegangan supply dan "rendah" (logika 0) dekat dengan ground. Dalam dunia ideal, level ini akan berada tepat di supply rails, tetapi penurunan tegangan transistor di dunia nyata dan efek beban berarti sinyal biasanya jatuh di antara 0 V dan tegangan supply.
Toleransi Tegangan Input Gerbang TTL
Perangkat TTL berjalan dari supply nominal 5 V (±0.25 V). "Tinggi" TTL yang sempurna akan tepat 5.00 V dan "rendah" 0.00 V, tetapi ambang aktual lebih mengampuni:
- Toleransi input rendah: 0 V hingga 0.8 V
- Toleransi input tinggi: 2 V hingga 5 V
Secara berseberangan, jaminan output adalah:
- Rentang output rendah: 0 V hingga 0.5 V
- Rentang output tinggi: 2.7 V hingga 5 V
Tegangan di antara 0.8 V dan 2 V jatuh ke zona "tidak pasti"—produsen TTL tidak menjamin bagaimana gerbak akan bereaksi terhadap input seperti itu.
Noise Margin TTL
Noise margin adalah buffer antara swing output yang dijamin dan jendela input yang dapat diterima. Untuk TTL:
- Margin level rendah: 0.8 V – 0.5 V = 0.3 V
- Margin level tinggi: 2.7 V – 2 V = 0.7 V
Margin ini melindungi gerbang penerima dari salah menginterpretasikan output lemah saat dicascading.
Toleransi Tegangan Input Gerbang CMOS
Perangkat CMOS, juga biasanya dipasok dari 5 V, memiliki ambang yang lebih tajam tetapi margin yang lebih luas:
- Toleransi input rendah: 0 V hingga 1.5 V
- Toleransi input tinggi: 3.5 V hingga 5 V
Jaminan output bahkan lebih ketat:
- Rentang output rendah: 0 V hingga 0.05 V
- Rentang output tinggi: 4.95 V hingga 5 V
Noise Margin CMOS
Gerbang CMOS memiliki noise margin sebesar 1.45 V untuk level rendah dan tinggi—lebih dari dua kali lipat maksimum TTL sebesar 0.7 V—membuatnya tahan terhadap lonjakan tegangan sembarangan.
Noise Margin pada Tegangan Operasi yang Lebih Tinggi
Tidak seperti TTL, CMOS dapat beroperasi dari 5 V hingga 15 V (beberapa perangkat bahkan 18 V). Supply rail yang lebih tinggi memperluas jendela input dan output yang aman:
Angka-angka ini mewakili spesifikasi produsen dalam kasus terburuk; dalam praktiknya banyak gerbang CMOS yang mentoleransi sinyal "tinggi" yang lebih tinggi dan "rendah" yang lebih rendah daripada yang tercantum.
Ambang Tegangan
Dalam band input tidak pasti terdapat ambang tegangan yang tepat yang menentukan apakah gerbak menafsirkan sinyal sebagai 0 atau 1. Untuk sebagian besar perangkat, ambang ini adalah satu titik di antara input rendah tertinggi yang dijamin dan input tinggi terendah yang dijamin.
Input dengan Noise AC
Ketika noise AC menimpa level logika DC, gerbak dapat beralih bolak-balik di sekitar ambang tunggal tersebut, menghasilkan output yang tidak stabil—masalah yang juga terjadi pada op-amp komparator analog.
Schmitt Trigger
Solusinya adalah umbal balik positif, menciptakan dua ambang yang berbeda: ambang rising-edge (VT+) dan falling-edge (VT–). Histeresis ini memastikan output yang stabil bahkan ketika input gocek di sekitar titik keputusan.
Histeresis dalam Gerbang Schmitt Trigger
Gerbang Schmitt trigger ditandai dengan simbol histeresis kecil dalam skematik. Umbal balik positif bawaan meningkatkan kekebalan noise, menjadikannya ideal untuk lingkungan yang berisik.
Menggunakan Teknologi TTL dan CMOS dalam Sistem yang Sama
Sementara kedua keluarga dapat berbagi supply 5 V, output TTL seringkali tidak mencukupi ambang input CMOS saat beroperasi pada tegangan yang lebih tinggi, dan sebaliknya. Ketidaksesuaian dapat menyebabkan kesalahan logika.
Rangkaian Kombinasi Contoh TTL dan CMOS
Pertimbangkan gerbang NAND TTL yang memberi makan inverter CMOS, kedua-duanya dipasok dari 5 V:
• Output rendah TTL (0 V–0.5 V) nyaman dalam rentang input rendah CMOS (0 V–1.5 V).
• Output tinggi TTL (2.7 V–5 V) dapat berada dalam zona tidak pasti untuk CMOS, berisiko salah ditafsirkan sebagai rendah.
Menambahkan resistor pull-up pada output TTL dapat meningkatkan level tinggi ke supply rail, memastikan CMOS high yang solid.
Menggunakan Gerbang Inverter Open-Collector TTL dengan Gerbang CMOS
Output open-collector TTL dapat di-drive oleh pull-up ke berapa pun tegangan, termasuk 10 V. Level tinggi yang dihasilkan sama dengan supply pull-up, selaras sempurna dengan input CMOS yang beroperasi pada tegangan tersebut.
Masalah Menggunakan Output CMOS ke Input TTL
Output CMOS biasanya aman untuk diberi masukan ke input TTL ketika keduanya menggunakan supply 5 V yang sama, karena tegangan tinggi CMOS berada dalam jendela input tinggi TTL. Namun, jika perangkat CMOS berjalan di atas 5 V, output tingginya akan melebihi batas input tinggi TTL, potensial merusak gerbak TTL.
Menggunakan Rangkaian Inverter Open-Collector
Transistor NPN diskrit dapat meniru inverter open-collector, memungkinkan CMOS tinggi (di atas 5 V) untuk dengan aman diterjemahkan ke TTL rendah, dan CMOS rendah ke TTL tinggi. Logika terinvert, jadi desain sistem harus memperhitungkan hal ini.
Resistor pull-up opsi memungkinkan input TTL float tinggi ketika transistor mati, mencocokkan state default tinggi TTL.
LEMBAR KERJA TERKAIT:
- Lembar Kerja Sinyal Logika Digital
