Dasar-dasar Enkoder: Merancang Enkoder Biner 2-ke-1 dan 7-Segmen
Apa Itu Enkoder?
Enkoder adalah rangkaian kombinatorial yang mengonversi serangkaian sinyal input menjadi output yang dikodekan biner. Ia adalah invers logis dari dekoder. Dalam praktik, enkoder digunakan untuk mengurangi jumlah sinyal yang diperlukan untuk mewakili sekelompok input, yang menyederhanakan pemrosesan downstream dan meningkatkan keandalan sistem.
Enkoder Baris 2-ke-1
Untuk mengilustrasikan konsep, mari kita turunkan tabel kebenaran untuk enkoder baris 2-ke-1 sederhana dengan membalikkan dekoder 1-ke-2. Tabel kebenaran dekoder adalah:
Membalik hubungan ini memberikan tabel kebenaran enkoder:
Ketika kedua input aktif (baris terakhir), output tidak terdefinisi. Dalam banyak aplikasi, situasi ini ditangani dengan menambahkan logika sekensial untuk mendeteksi dan memberi tanda aktivasi simultan yang berlebihan, memastikan operasi yang andal.
Aplikasi Desain Enkoder
Aplikasi dunia nyata yang umum adalah enkoder biner-ke-tampilan 7-segment. Tujuh segmen (dilabeli D6 melalui D0) harus diaktifkan untuk merender digit desimal pada tampilan 7-segment. Tabel kebenaran untuk input biner 4-bit (I3…I0) ditunjukkan di bawah ini:
| I3 | I2 | I1 | I0 | D6 | D5 | D4 | D3 | D2 | D1 | D0 |
|---|
| 0 | 0 | 0 | 0 | 1 | 1 | 1 | 0 | 1 | 1 | 1 |
| 0 | 0 | 0 | 1 | 0 | 0 | 1 | 0 | 0 | 1 | 0 |
| 0 | 0 | 1 | 0 | 1 | 0 | 1 | 1 | 1 | 0 | 1 |
| 0 | 0 | 1 | 1 | 1 | 0 | 1 | 1 | 0 | 1 | 1 |
| 0 | 1 | 0 | 0 | 0 | 1 | 1 | 1 | 0 | 1 | 0 |
| 0 | 1 | 0 | 1 | 1 | 1 | 0 | 1 | 0 | 1 | 1 |
| 0 | 1 | 1 | 0 | 1 | 1 | 0 | 1 | 1 | 1 | 1 |
| 0 | 1 | 1 | 1 | 1 | 0 | 1 | 0 | 0 | 1 | 0 |
| 1 | 0 | 0 | 0 | 1 | 1 | 1 | 1 | 1 | 1 | 1 |
| 1 | 0 | 0 | 1 | 1 | 1 | 1 | 1 | 0 | 1 | 1 |
Entri yang sesuai dengan digit desimal yang tidak ada (misalnya, biner 1011 dan di atasnya) dapat diperlakukan sebagai kondisi don’t-care, yang memungkinkan logika untuk disederhanakan. Menggunakan peta Karnaugh, persamaan yang diminimalkan untuk setiap output diturunkan sebagai berikut:
Persamaan yang disederhanakan yang dihasilkan diringkas di bawah ini:
Diagram Rangkaian yang Hasil
Mengimplementasikan persamaan dengan gerbang logika standar menghasilkan skema berikut:
Diagram Tangga yang Sesuai
Untuk aplikasi PLC, setara logika tangga juga disediakan:
Lembar Kerja Terkait
