Integrating (Single-Slope) ADC: Prinsip, Keuntungan, dan Alternatif Dual-Slope

Sementara flash ADC unggul dalam kecepatan, jumlah komponen yang besar dapat membanggakan banyak desain. Strategi umum untuk mengurangi kompleksitas adalah mengganti ramp berbasis DAC dari flash ADC dengan integrator analog dan counter digital presisi, menghasilkan yang dikenal sebagai single-slope atau integrating ADC.

Dalam arsitektur ini, op-amp integrator menghasilkan gelombang gigi gigi kontinu. Masukan analog dibandingkan dengan ramp ini oleh komparator kecepatan tinggi. Saat keluaran komparator berganti, ini menunjukkan bahwa tegangan integrator telah cocok dengan masukan, dan waktu yang berlalu ditangkap oleh counter yang dijalankan oleh jam osilator kristal.

Skematis di bawah ini menggambarkan diagram blok inti:

Diagram menyederhanakan transistor pengeluaran berbasis IGFET; dalam praktiknya, sirkuit pemicu yang terikat pada jam memastikan kapasitor sepenuhnya terisi ulang ketika komparator menjadi tinggi.

Selama konversi, keluaran komparator rendah sementara masukan melebihi keluaran integrator. Integrator kemudian mengisi kapasitor secara linier, dan counter bertambah pada laju jam tetap. Saat tegangan kapasitor sama dengan masukan, komparator berbalik ke tinggi, mengunci nilai counter ke dalam register geser dan memicu IGFET untuk mengosongkan kapasitor ke nol.

Setelah tegangan integrator turun kembali ke nol, komparator beralih ke rendah lagi, membersihkan counter dan memungkinkan konversi berikutnya untuk dimulai. Secara efektif, single-slope ADC berperilaku seperti digital-ramp ADC, tetapi dengan referensi gigi gigi mulus daripada bertingkat.

Meski menghilangkan DAC, arsitektur single-slope menderita drift kalibrasi. Karena akurasi konversi bergantung pada kecocokan yang tepat antara kemiringan integrator (yang ditetapkan oleh –V_ref, R, dan C) dan laju jam counter, drift pada salah satu parameter akan menurunkan performa. Tidak seperti digital-ramp ADC, di mana jam hanya mempengaruhi waktu pembaruan, ketergantungan antara integrasi dan perhitungan membuat single-slope ADC rentan terhadap penuaan dan variasi suhu.

Namun, jumlah komponen yang lebih sedikit dan tata letak yang disederhanakan dapat menarik untuk aplikasi biaya rendah dan daya rendah.

Sirkuit ADC ini berperilaku sangat mirip dengan digital ramp ADC, kecuali bahwa tegangan referensi komparator adalah gelombang gigi gigi mulus daripada “tangga”.

Konverter Dual-Slope

Dual-slope ADC menyelesaikan masalah drift kalibrasi dengan menggunakan dua fase integrasi. Dalam fase pertama, integrator diisi dengan masukan yang tidak diketahui untuk interval waktu tetap yang diukur oleh counter. Dalam fase kedua, integrator mengosongkan dengan tegangan referensi yang diketahui pada laju konstan; waktu yang diperlukan untuk kembali ke tegangan awal dihitung.

Rasio kedua interval waktu secara langsung menghasilkan nilai digital, dan karena integrasi serta perhitungan terjadi dalam siklus yang sama, perubahan frekuensi jam akan saling membatalkan. Jam yang lebih cepat memendekkan fase waktu tetap tetapi juga mempercepat perhitungan pengosongan, sehingga hasil akhir tetap sama.

Selain itu, rata-rata yang inherent dalam fase integrasi membuat konverter dual-slope sangat imun terhadap gangguan transien. Dengan menjumlahkan masukan selama jendela integrasi, lonjakan dan penurunan disamarkan, yang merupakan alasan dual-slope ADC umum dalam instrumen pengukuran presisi seperti multimeter dan meter energi.

Dalam kesimpulan, sementara single-slope ADC menawarkan desain yang lebih sederhana, arsitektur dual-slope menyediakan akurasi dan keimunan gangguan yang superior dengan biaya waktu konversi yang lebih lama.

LEMBAR KERJA TERKAIT:

• Lembar Kerja Konversi Analog-ke-Digital