Delta-Sigma ADC: Memanfaatkan Oversampling untuk Konversi Analog-ke-Digital yang Akurat
Konverter analog-ke-digital (ADC) delta-sigma (ΔΣ) mewakili keluarga perangkat yang canggih yang mengubah sinyal tegangan kontinu menjadi data digital beresolusi tinggi. Dalam matematika dan fisika, huruf Yunani kapital Δ berarti perbedaan atau perubahan, sementara Σ menunjukkan penjumlahan. Arsitektur ΔΣ memanfaatkan hubungan ini dengan terus-menerus mengukur perbedaan antara keluaran integrator dan nol volt, kemudian menjumlahkan sampel biner yang dihasilkan untuk memulihkan nilai analog asli.
Di inti konverter ΔΣ adalah integrator yang menerima tegangan masukan analog. Saat masukan berubah, keluaran integrator naik secara linier, menghasilkan tegangan yang kemiringannya proporsional dengan besarnya masukan. Komparator kecepatan tinggi kemudian mengukur apakah rampe ini di atas atau di bawah tanah, menghasilkan keputusan satu-bit (ADC 1-bit) “tinggi” atau “rendah”.
Keluaran komparator ditangkap oleh D-type flip-flop pada setiap detak jam. Bit yang disimpan ini diumpan kembali ke integrator melalui komparator kedua yang menterjemahkan tingkat logika 0-V/5-V menjadi sinyal bipolar ±V. Jika tegangan integrator positif, umbal balik mendorongnya menuju nol; jika negatif, umbal balik mendorongnya ke arah berlawanan. Loop terus-menerus mencari titik di mana keluaran integrator sama dengan nol volt, sehingga menjaga integrator tetap dalam keadaan seimbang.
Diagram Skematis
Diagram menunjukkan integrator penjumlahan di kiri, diikuti oleh komparator (ADC 1-bit), D-flip-flop yang mengunci bit, dan akhirnya komparator umbal balik yang mengubah tingkat logika kembali menjadi drive ±V untuk integrator.
Gelombang Keluaran
Saat tegangan masukan adalah nol, integrator tidak memiliki drive bersih untuk naik ke arah mana pun. Loop umbal balik dengan itu memaksa flip-flop untuk berosilasi antara keadaan tinggi dan rendah, secara efektif mencari nol volt. Osilasi ini dapat divisualisasikan dalam gelombang berikut:
Memperkenalkan masukan analog negatif memiringkan rampe integrator ke sisi positif. Loop umbal balik menindaklanjuti dengan meningkatkan proporsi bit tinggi dalam aliran keluaran, seperti yang ditunjukkan di sini:
Dengan masukan negatif yang lebih besar, integrator naik bahkan lebih curam, menghasilkan kepadatan bit tinggi yang lebih tinggi:
Seluruh interval sampling, rasio bit tinggi naik seiring dengan besarnya tegangan masukan:
Untuk mendapatkan keluaran biner paralel konvensional, aliran bit serial dirata-ratakan—seringkali oleh counter yang menghitung jumlah bit tinggi sejumlah detak jam yang tetap. Hasil hitungan secara langsung mencerminkan besarnya masukan analog.
Konverter delta-sigma sering menggunakan beberapa tahap integrator atau komparator multi-bit, tetapi prinsip inti tetap sama: oversampling. Dengan memasang sampling masukan pada laju jauh di atas frekuensi Nyquist dan merata-ratakan banyak keputusan satu-bit, sistem mencapai resolusi efektif yang bersaing atau melebihi ADC satu-tiruan 8-bit—meskipun dengan throughput yang lebih rendah.
Dalam kesimpulan, arsitektur ADC ΔΣ menggabungkan loop integrator-komparator sederhana dengan oversampling yang cerdas untuk menyajikan representasi digital beresolusi tinggi dari sinyal analog, sambil mempertahankan desain yang kompak dan kuat yang cocok untuk sistem tertanam modern.
LEMBAR KERJA TERKAIT:
- Lembar Kerja Konversi Analog-ke-Digital
