Xilinx meningkatkan kinerja RFSoC dengan hard IP digital-front-end untuk radio 5G
Xilinx telah mengumumkan perangkat digital front end (DFE) Zynq RFSoC yang dirancang untuk penerapan 5G New Radio (NR). Dibangun di atas arsitektur Zynq UltraScale perusahaan, Zynq RFSoC DFE memperluas keluarga Xilinx RFSoC dengan implementasi IP keras dari fungsi komputasi intensif yang diperlukan untuk mendukung 5G NR secara efektif serta 4G lama di unit radio 5G (RU) yang baru muncul.
Dengan segala potensinya, 5G menghadirkan banyak tantangan bagi pengembang infrastruktur 5G. Sementara perancang ponsel cerdas dan perangkat seluler lainnya dapat memilih dari rangkaian chipset 5G yang terus bertambah, beragam persyaratan yang terkait dengan berbagai kemampuan 5G biasanya menuntut solusi yang lebih khusus.
Meskipun 3GPP Rilis 15 meletakkan dasar untuk 5G NR dengan fokusnya pada Broadband Seluler (eMBB) yang disempurnakan, Rilis 16 awal tahun ini memperluas 5G ke dalam jenis layanan komunikasi baru yang mencakup Ultra-Reliable Komunikasi Latensi Rendah (URLLC) dan Komunikasi Jenis Mesin (mMTC) yang masif. URLLC menjawab kebutuhan akan penundaan respons minimum yang diperlukan untuk aplikasi penting seperti otomatisasi industri, operasi jarak jauh, dan transportasi, sementara mMTC mendukung penerapan perangkat pintar skala besar dan berkepadatan tinggi di aplikasi seperti kota pintar dan pabrik pintar. Rilis 3GPP mendatang akan terus memperluas 5G dengan kemampuan seperti NR MIMO (multiple-input dan multiple-output), berbagi spektrum dinamis, penyempurnaan URLLC, dan lainnya di Rilis 17 serta dukungan yang diperluas untuk area aplikasi tertentu di Rilis 18.
Menggunakan kemampuan 5G seperti network function virtualization (NFV) dan network slicing, penyedia solusi 5G dapat menyediakan jaringan khusus yang mampu memberikan kombinasi unik layanan yang diperlukan untuk setiap aplikasi dan pelanggan. Namun, memenuhi janji akan fleksibilitas jaringan 5G yang luas bergantung pada ketersediaan perangkat yang dapat menawarkan kombinasi kinerja dan fleksibilitas yang sesuai serta efisiensi daya.
“Dengan kebutuhan pasar seputar 5G yang terus berkembang, solusi RF terintegrasi harus dapat disesuaikan untuk memenuhi standar masa depan,” kata Liam Madden, wakil presiden eksekutif dan manajer umum Xilinx' Wired and Wireless Group , dalam sebuah pernyataan. “Zynq RFSoC DFE memberikan keseimbangan optimal antara kemampuan beradaptasi tersebut dan IP fungsi tetap.”
Zynq RFSoC DFE menyematkan hard IP yang mengimplementasikan fungsionalitas inti yang diperlukan di jalur sinyal RU 5G (Gambar 1).
klik untuk gambar ukuran penuh Gambar 1. Hard IP Zynq RFSoC DFE mendukung berbagai kemampuan pemrosesan yang diperlukan untuk 5G NR serta radio 4G lawas. (Sumber:Xilinx)
Karena inti DFE IP keras menggunakan footprint yang lebih kecil daripada implementasi IP lunak yang setara di perangkat Zynq RFSoC Gen 3 sebelumnya, perangkat baru dapat mendukung lebih banyak inti DFE, keduanya meningkatkan kinerja komputasi DFE dan penurunan konsumsi daya dibandingkan dengan perangkat sebelumnya. Hasilnya, Zynq RFSoC DFE dapat mencapai kinerja pemrosesan DFE minimal 2x per watt dibandingkan dengan perangkat Zynq RFSoC Gen 3 yang digunakan sepenuhnya, menurut Xilinx.
Pada saat yang sama, pengembang dapat memodifikasi jalur sinyal, melewati blok IP keras atau memasukkan fungsionalitas mereka sendiri yang diimplementasikan dalam struktur logika (Gambar 2).
klik untuk gambar ukuran penuh Gambar 2. Arsitektur fungsional Zynq RFSoC DFE menggabungkan IP keras, struktur logika, dan subsistem prosesor. (Sumber:Xilinx)
Dokumentasi dan dukungan desain Zynq RFSoC DFE tersedia untuk pelanggan akses awal, dengan pengiriman diharapkan selama paruh pertama tahun 2021. Untuk informasi selengkapnya, kunjungi halaman produk DFE Xilinx RFSoC. Xilinx juga memberikan informasi lebih lanjut tentang perangkat tersebut sebagai bagian dari acara virtual 5G pada 18-19 November.
