Xilinx Meluncurkan Zynq RFSoC DFE – Solusi Hard IP Berperforma Tinggi dan Hemat Daya untuk Radio 5G
Xilinx telah meluncurkan Zynq RFSoC Digital Front End (DFE), solusi hard IP khusus yang dirancang untuk penerapan 5G New Radio (NR). Membangun pada arsitektur Zynq UltraScale+ yang andal, DFE baru memperluas keluarga RFSoC dengan blok komputasi berperforma tinggi dan hemat daya yang menangani beban kerja 5G NR dan 4G legacy paling menuntut dalam unit radio (RU) generasi mendatang.
Janji 5G tentang kecepatan yang tidak pernah terdahulu, latensi ultra-rendah, dan konektivitas massal memperkenalkan tantangan desain yang kompleks. Sementara produsen perangkat mobile memiliki palet chipset 5G yang semakin luas, kebutuhan performa dan daya yang bervariasi di seluruh use case – dari enhanced mobile broadband hingga ultra-reliable low-latency communication (URLLC) dan massive machine-type communication (mMTC) – menuntut solusi yang spesial dan dapat disesuaikan.
3GPP Release 15 menempatkan fondasi untuk 5G NR yang difokuskan pada enhanced mobile broadband (eMBB). Release 16 memperluas spektrum untuk menyertakan URLLC dan mMTC, mengaktifkan aplikasi kritis seperti otomatisasi industri, operasi jarak jauh, dan penerapan kota cerdas. Rilis masa depan (17, 18, dan seterusnya) akan menambahkan lebih lanjut NR-MIMO, dynamic spectrum sharing, dan peningkatan khusus aplikasi.
Virtualisasi fungsi jaringan dan network slicing memungkinkan operator untuk menyediakan slice yang berkinerja tinggi dan khusus untuk setiap aplikasi. Namun, mewujudkan fleksibilitas ini bergantung pada radio yang menggabungkan campuran yang tepat dari performa, fleksibilitas, dan efisiensi daya.
“Seiring perkembangan pasar 5G, solusi RF terintegrasi harus tetap dapat disesuaikan untuk memenuhi standar masa depan,” kata Liam Madden, Executive Vice President dan General Manager Wired and Wireless Group Xilinx. “Zynq RFSoC DFE memberikan keseimbangan optimal antara fleksibilitas tersebut dan hard IP.”
Zynq RFSoC DFE menyematkan core hard IP yang mengimplementasikan fungsi inti yang diperlukan dalam jalur sinyal 5G RU (Gambar 1). Karena core hard IP DFE menempati footprint yang lebih kecil dari implementasi soft IP setara di Zynq RFSoC Gen 3 sebelumnya, perangkat baru mendukung lebih banyak core DFE, meningkatkan performa komputasi sambil mengurangi konsumsi daya. Xilinx memperkirakan DFE dapat mencapai setidaknya 2× performa pemrosesan DFE per watt dibandingkan Zynq RFSoC Gen 3 yang sepenuhnya terutilisasi.
klik untuk ukuran penuh Gambar 1. Hard IP Zynq RFSoC DFE mendukung berbagai kemampuan pemrosesan yang diperlukan untuk 5G NR serta radio 4G legacy. (Sumber: Xilinx)
Pada saat yang sama, pengembang dapat menyesuaikan jalur sinyal dengan melewati blok hard IP atau memasukkan logika proprietary ke dalam fabric (Gambar 2).
klik untuk ukuran penuh Gambar 2. Arsitektur fungsional Zynq RFSoC DFE menggabungkan hard IP, logic fabric, dan subsistem prosesor. (Sumber: Xilinx)
Dokumentasi desain dan dukungan Zynq RFSoC DFE tersedia untuk pelanggan early-access, dengan pengiriman dijadwalkan pada setengah tahun pertama 2021. Untuk informasi lebih lanjut, kunjungi halaman produk Xilinx RFSoC DFE. Xilinx juga akan memberikan detail tambahan selama acara virtual 5G pada 18–19 November.
