Analisis Daya yang Diterapkan oleh Perangkat Lunak: Mengoptimalkan Desain Semikonduktor untuk Efisiensi
Daya adalah pengemudi biaya terbesar dalam desain semikonduktor. Chip yang mengonsumsi lebih banyak energi membutuhkan baterai yang lebih besar dan mahal untuk perangkat portabel, solusi pendingin yang lebih tinggi, dan sistem distribusi daya yang lebih kuat. Komponen tambahan ini mendorong biaya manufaktur, menutup margin keuntungan, dan dapat menghambat keberhasilan pasar. Bahkan sistem yang terdaya dinding—server, array penyimpanan, dan peralatan jaringan—membayar tagihan operasional besar; di beberapa data center, biaya daya melebihi nilai hardware selama umur peralatan. Pada tingkat daya ekstrim, pendingin cair dan infrastruktur canggih lain menjadi wajib, meningkatkan biaya modal dan operasional lebih lanjut. Akibatnya, mengurangi konsumsi daya rata-rata adalah tujuan universal, sementara menahan daya puncak sering kali merupakan persyaratan kritis untuk mencegah kegagalan termal.
Tantangan Analisis Daya
Untuk memenuhi tujuan ini, industri menggunakan spektrum teknik rendah daya, dari optimasi tingkat rangkaian hingga manajemen daya berbasis perangkat lunak yang aware aplikasi. Namun, mengevaluasi dampak nyata dari langkah-langkah ini memerlukan estimasi yang akurat dari daya rata-rata dan puncak selama tahap desain dan verifikasi. Bergantung pada data setelah fabricasi tidak dapat diterima; produk mungkin sudah tidak viable atau rusak tidak dapat diperbaiki. Oleh karena itu, analisis daya pre-silicon yang kuat—idealmente pada beberapa tonggak proyek—adalah esensial.
Alur kerja EDA tradisional menggunakan simulasi untuk verifikasi fungsional. Testbench menjalankan serangkaian pemeriksaan yang melatih fitur spesifik, menghasilkan file aktivitas switching untuk alat sign-off daya. Alat ini menggabungkan data aktivitas dengan model daya library teknologi untuk menghasilkan estimasi konsumsi rata-rata dan puncak. Akurasi pendekatan ini bergantung sepenuhnya pada representativitas tes simulasi. Suite verifikasi fengsional sengaja difokuskan dan jarang menangkap seluruh leban beban kerja dunia nyata. Tes constrained-random dapat meningkatkan aktivitas paralel tetapi masih kurang dari pola penggunaan yang realistis. Sumber aktivitas switching yang benar-benar andal hanya berasal dari menjalankan perangkat lunak produksi—termasuk sistem operasi dan aplikasi pengguna—pada desain.
Menjalankan boot sistem operasi penuh dan banyak aplikasi dalam simulasi akan memerlukan miliaran siklus clock, yang tidak praktis. Emulator, di sisi lain, secara rutin mengeksekusi miliaran siklus dari boot OS hingga beban kerja pengguna. Emulasi memberikan aktivitas perangkat lunak nyata yang diperlukan, tetapi alat sign-off daya konvensional diribuat untuk ribuan, bukan jutaan atau miliaran, siklus. Metodologi baru diperlukan untuk mengekstrak jendela aktivitas tinggi yang bermakna dari jalankan emulasi dan memfokuskan analisis daya pada segmen-segmen tersebut (lihat Gambar 1).
klik untuk gambar lebih besar Gambar 1. Analisis daya menggunakan jendela daya (Sumber: Synopsys)
Berpindah ke Analisis Daya yang Diterapkan oleh Perangkat Lunak
Alur yang diilustrasikan dalam Gambar 1 dimulai dengan emulator menghasilkan profil aktivitas yang menyoroti bagian desain yang aktif seiring waktu. Profil ini dapat dilihat sebagai waveform atau dalam alat debug hardware apa pun. Karena sign-off daya tidak dapat dilakukan pada miliaran siklus, pengguna harus mengidentifikasi satu atau lebih jendela kritis—segmen di mana aktivitas, dan sehingga konsumsi daya, tertinggi. Jika setiap jendela melintasi jutaan siklus, itu dapat digunakan untuk analisis daya yang akurat. Sebagai patokan, emulator harus menghasilkan profil aktivitas satu miliar siklus dalam sekitar tiga jam.
