Silicon Labs:5G-ready jitter attenuators dengan referensi terintegrasi penuh
Silicon Labs telah memperluas rangkaian jitter attenuator Si539x dengan opsi perangkat baru yang menampilkan referensi terintegrasi penuh, meningkatkan keandalan dan kinerja sistem sambil menyederhanakan tata letak PCB dalam desain jaringan berkecepatan tinggi. Atenuator jitter Si539x yang baru dibuat khusus untuk mengatasi persyaratan jam referensi yang menuntut desain 100/200/400/600/800G, memberikan margin lebih dari 40 persen untuk persyaratan jitter ketat 56G PAM-4 SerDes yang digunakan dalam keadaan -the-art Ethernet switch SoCs, PHYs, FPGAs dan ASICs, sambil memberikan solusi yang terbukti di masa depan untuk desain 112G SerDes yang muncul.
Atenuator jitter Si539x baru mengintegrasikan kristal yang sangat andal yang telah sepenuhnya diuji pada suhu dan disaring sebelumnya untuk penurunan aktivitas. Perangkat Si539x telah sepenuhnya memenuhi syarat melalui berbagai uji keandalan termasuk guncangan, getaran, siklus suhu, dan penuaan kristal. Kristal yang ditentukan secara ketat dan konstruksi perangkat yang inovatif mengurangi sensitivitas kristal terhadap perubahan suhu yang disebabkan oleh kipas sistem, sehingga menghasilkan operasi yang lebih konsisten dan andal.
Konstruksi perangkat referensi terintegrasi memberikan kekebalan yang lebih tinggi terhadap emisi akustik (AE) daripada desain berbasis kristal eksternal. AE adalah radiasi gelombang kebisingan yang terjadi ketika papan sirkuit tercetak terkena gradien suhu atau kekuatan mekanis eksternal yang menyebabkan retakan mikro atau deformasi plastis pada perakitan PCB. Tidak seperti kristal diskrit yang mengalami kesalahan frekuensi yang lebih besar karena AE, konstruksi paket inovatif perangkat Si539x mengisolasi dan melindungi kristal dari kebisingan AE, memastikan pengoperasian yang andal dan respons frekuensi yang konsisten dari waktu ke waktu.
Pelanggan yang merancang kartu saluran optik dan Ethernet dengan jumlah port yang tinggi mengutamakan pengurangan ruang papan secara keseluruhan. Dengan menggunakan jitter attenuator dengan referensi terintegrasi, pengembang dapat meminimalkan jejak PCB lebih dari 35 persen. Sebagai manfaat tambahan, referensi terintegrasi menghilangkan kebutuhan akan area penahan di bawah kristal, memungkinkan perutean jam yang lebih padat di sekitar perangkat dan semakin menyederhanakan tata letak PCB.
Perangkat Si539x menghasilkan kombinasi frekuensi dari 100 Hz hingga 1028 MHz pada hingga 12 output jam diferensial, menghilangkan kebutuhan akan generator jam dan buffer jam yang berdiri sendiri. Manfaat ini memungkinkan pencatatan jam kerja “clock-tree-on-a-chip” sekaligus menghilangkan jitter tambahan yang terkait dengan solusi pohon jam diskrit.
