Referensi Tegangan Resistansi Rendah Ultra Tanpa Resistor dengan PSRR Eksepsional
Abstrak
Dalam paper ini, referensi tegangan subthreshold tanpa resistor nano-watt dengan rasio penolakan suplai daya (PSRR) tinggi disajikan. Pembagi tegangan MOS bias sendiri diusulkan untuk menyediakan arus bias untuk seluruh referensi tegangan, yang merupakan arus koefisien temperatur (TC) positif yang mengandung karakteristik tegangan ambang. Dengan menyuntikkan arus yang dihasilkan ke dalam transistor dengan tegangan ambang yang berbeda, delta tegangan ambang dengan negatif TC yang sangat dikurangi direalisasikan dan dikompensasi temperatur pada saat yang sama oleh item TC positif yang dihasilkan. Oleh karena itu, referensi tegangan stabil temperatur dicapai dalam metode kompak yang diusulkan dengan konsumsi daya rendah dan PSRR tinggi. Hasil verifikasi dengan teknologi CMOS 65-nm menunjukkan bahwa tegangan suplai minimum dapat rendah hingga 0,35 V dengan area aktif 0,00182-mm². Tegangan referensi yang dihasilkan adalah 148 mV, dengan TC 28 ppm/°C untuk rentang suhu −30 hingga 80 °C. Sensitivitas garis adalah 1,8 mV/V, dan PSRR tanpa kapasitor filter apa pun pada 100 Hz adalah 53 dB dengan konsumsi daya 2,28-nW.
Pendahuluan
Referensi tegangan adalah salah satu modul inti dalam sistem elektronik, yang banyak digunakan dalam elektronik medis, manajemen daya, sensor lingkungan nirkabel, dan sirkuit komunikasi. Seiring berkurangnya tegangan suplai sistem elektronik dengan kemajuan teknologi, kebutuhan akan referensi tegangan daya rendah dengan teknologi skala nano semakin kritis [1, 2].
Referensi tegangan konvensional didasarkan pada sirkuit referensi bandgap (BGR), yang merupakan jumlah bobot dari VBE dan tegangan termal [3, 4]. Namun, karena perilaku temperatur nonlinier dari VBE, penting untuk menggunakan pendekatan kompensasi kelengkungan untuk meningkatkan presisi BGR [5, 6]. Kelemahan lain dari BGR adalah konsumsi daya. VBE sekitar 0,7 V tanpa menyusut dengan kemajuan proses, yang secara mutlak membatasi tegangan suplai. Ini membuat BGR tidak cocok untuk aplikasi tegangan rendah dan skala nano.
Untuk mencapai operasi daya rendah, referensi tegangan hanya MOS subthreshold secara bertahap diadopsi [7,8,9,10]. Karena transistor dalam wilayah inversi lemah memiliki keuntungan inherent dalam aplikasi daya rendah dengan arus yang sangat kecil, konsumsi daya referensi tegangan relatif dapat dikurangi secara efektif. Selain itu, karena karakteristik transistor bidang efek logam-oksida-semikonduktor (MOSFET) konsisten dengan kemajuan proses, referensi tegangan berbasis MOSFET lebih adaptif dengan teknologi canggih. Selain itu, penggunaan resistor juga harus dihindari dalam aplikasi daya rendah. Karena arus dalam referensi tegangan biasanya berbanding terbalik dengan nilai resistansi, disipasi daya rendah berarti resistor ohm tinggi [10], yang dapat menginduksi kebisingan besar yang menempati area chip yang besar.
Rasio penolakan suplai daya (PSRR) adalah parameter lain yang penting dari referensi tegangan. Solusi konvensional untuk meningkatkan PSRR dengan biaya area chip dan konsumsi daya, seperti amplifier tambahan [11], transistor saluran panjang [12], struktur kascode, dan tahap gain tambahan [13].
Untuk mengatasi masalah-masalah yang disebutkan di atas, referensi tegangan subthreshold tanpa resistor berbasis MOSFET nano-watt dengan PSRR tinggi diusulkan dalam ringkasan ini, yang cocok untuk teknologi canggih, seperti proses skala nano. Pembagi tegangan MOSFET bias sendiri untuk peningkatan PSRR diadopsi dalam referensi tegangan yang diusulkan, yang dapat menghasilkan arus TC positif yang mengandung karakteristik tegangan ambang. Arus ini berfungsi sebagai arus bias untuk seluruh referensi tegangan. Selain itu, tegangan ambang yang tertanam dalam arus bias direproduksi dengan menyuntikkan arus bias ke dalam MOSFET dengan tegangan ambang yang berbeda dalam paper ini. Dengan metode yang diusulkan, delta tegangan ambang (∆VTH) dengan negatif TC yang sangat dikurangi diperoleh. Selain itu, item PTAT (proporsional terhadap suhu mutlak) yang dibobot juga diperoleh dan ditunjukkan di dua item terakhir dari Eq. (11), yang digunakan untuk membatalkan negatif TC yang dikurangi dari delta tegangan ambang. Oleh karena itu, referensi tegangan stabil temperatur yang kompak dicapai tanpa struktur yang rumit, yang stabil pada |VTHP0| − VTHN0.
Berdasarkan analisis sebelumnya, referensi tegangan hanya MOSFET daya rendah direalisasikan dalam paper ini yang hanya membutuhkan tiga cabang dalam inti. Dengan karakteristik unik dari sumber arus bias sendiri, satu PMOS yang terhubung dioda diadopsi untuk mencapai tegangan CTAT (komplementer terhadap suhu mutlak) dengan negatif TC yang dikurangi, generator tegangan PTAT, dan penjumlahan bobot pada saat yang sama. Yang lebih penting, struktur yang diusulkan hanya dibangun oleh MOSFET, dan tegangan referensi yang dihasilkan berbanding dengan delta tegangan ambang. Oleh karena itu, referensi tegangan yang diusulkan lebih cocok untuk aplikasi konsumsi daya rendah dengan teknologi skala nano, yang dapat diperluas ke teknologi yang lebih canggih.
Metode
Seperti yang ditunjukkan dalam Gambar 1, referensi tegangan yang diusulkan terdiri dari sirkuit start-up, generator arus bias sendiri, dan sirkuit pembuat VREF. Semua MOSFET n-channel adalah MOSFET tipe N tegangan ambang sedang (mvt NMOS). MP4 adalah transistor P-type metal-oxide-semiconductor (hvt PMOS) tegangan ambang tinggi, dan MOSFET p-channel lainnya adalah PMOS tegangan ambang sedang (mvt PMOS). Semua transistor yang ditunjukkan dalam Gambar 1 beroperasi dalam wilayah subthreshold, kecuali yang ada dalam sirkuit start-up.
Skematik referensi tegangan yang diusulkan
Sirkuit Start-Up
Sirkuit start-up terdiri dari MP5, MP6, dan MN4. Pada awal tahap hidup, potensi gerbang MP6 rendah dan MP6 menyala. Arus yang dihasilkan oleh MP6 membuat potensi gerbang MN1 dan MN2 naik, dan seluruh sirkuit mulai bekerja. Pada saat yang sama, MP5 mengisi kapasitor start-up, MN4. Dengan proses pengisian MN4, transistor MP6 secara bertahap dimatikan, yang membuat sirkuit start-up terpisah dari inti referensi tegangan yang diusulkan tanpa dissipasi daya tambahan. Dengan metode ini, referensi tegangan yang diusulkan dapat bekerja pada titik operasi yang diinginkan sambil menghindari titik degenerasi.
Generator Arus Bias Sendiri
Bagian tengah dalam Gambar 1 adalah generator arus bias sendiri, yang didasarkan pada pembagi tegangan hanya MOSFET. Arus bias dengan TC positif untuk seluruh referensi tegangan dihasilkan di bagian ini, yang relevan dengan tegangan ambang sedang NMOS. Karakteristik unik dari arus bias yang disajikan diadopsi untuk mewujudkan referensi tegangan yang diusulkan dengan cara yang nyaman, yang akan dianalisis dalam bagian “Metode”.
Mengenai karakteristik tegangan-arus dari transistor dalam wilayah subthreshold, arus drain dari transistor dalam subthreshold menjadi hampir independen dari VDS dengan VDS > 4VT, di mana VT = kT/q adalah tegangan termal, k adalah konstanta Boltzmann, q adalah muatan dasar, dan T adalah suhu mutlak. Oleh karena itu, arus dapat diekspresikan sebagai:
di mana S = W/L adalah rasio aspek, m adalah faktor kemiringan subthreshold, VTH adalah tegangan ambang, dan ISQ mewakili arus spesifik dan disajikan oleh:
di mana ISQN adalah arus spesifik NMOS dan VTHN adalah tegangan ambang NMOS.
Karena rasio aspek MN2 dan MN3 sama dan ID_MN2 = ID_MN3, VGS_MN2 = VGS_MN3 dijamin. Ini membuat VGS_MN1 = 2VGS_MN2. Selain itu, transistor PMOS membentuk cermin arus dan mendefinisikan rasio arus K1 = SMP1/SMP2 dan K2 = SMP3/SMP2. Hubungan arus drain antara MN1 dan MN2 dapat diekspresikan sebagai:
di mana a = SMN2μn0COX(m − 1)(k/q)2 dan b = ln(K1SMN2/SMN1) independen dari suhu, μn0 adalah faktor mobilitas pembawa yang independen dari suhu, dan n1 adalah suku eksponen suhu mutlak dari mobilitas pembawa, yang biasanya sekitar 1,5.
Seperti yang ditunjukkan dalam Eq. (9), tegangan ambang VTHN komplementer terhadap suhu mutlak (CTAT), sementara tegangan termal VT proporsional terhadap suhu mutlak (PTAT). Seiring bertambahnya suhu, VTHN/(mVT) akan berkurang, sehingga karakteristik arus positif dari arus bias akan ditingkatkan.
Dengan metode ini, arus bias TC positif dicapai dengan struktur hanya MOSFET, yang membawa karakteristik tegangan ambang NMOS.
Sirkuit Pembuat VREF
Sirkuit pembuat VREF ditunjukkan di bagian kanan Gambar 1, yang hanya dibentuk oleh dua transistor, MP3 dan MP4. Karena operasi dalam wilayah subthreshold, ID_MP4 dapat ditulis sebagai:
di mana ISQP adalah arus spesifik PMOS dan VTHP adalah VTH dari PMOS.
Karena ID_MP4 = K2ID_MN2, karakteristik tegangan ambang NMOS, VTHN, dapat ditransfer ke node output dan disatukan dengan karakteristik tegangan ambang PMOS, VTHP. Dari Eqs. (8) dan (10), VREF dapat ditulis sebagai:
Seperti yang ditunjukkan pada dua item pertama dari Eq. (11), delta tegangan ambang direalisasikan. Karena VTH = VTH0 − βT, di mana VTH0 adalah tegangan ambang pada 0 K dan β adalah TC dari tegangan ambang, delta tegangan ambang yang dihasilkan adalah tegangan CTAT dengan negatif TC yang sangat dikurangi dengan |βVTHP| > βVTHN. Selain itu, dua tegangan PTAT tambahan direalisasikan secara bersamaan dan ditunjukkan pada dua item terakhir dari Eq. (11), yang digunakan untuk membatalkan negatif TC yang dikurangi dari delta tegangan ambang. Oleh karena itu, referensi tegangan stabil temperatur yang kompak dicapai tanpa struktur yang rumit, yang stabil pada |VTHP0| − VTHN0.
Berdasarkan analisis sebelumnya, referensi tegangan hanya MOSFET daya rendah direalisasikan dalam paper ini yang hanya membutuhkan tiga cabang dalam inti. Dengan karakteristik unik dari sumber arus bias sendiri, satu PMOS yang terhubung dioda diadopsi untuk mencapai tegangan CTAT dengan negatif TC yang dikurangi, generator tegangan PTAT, dan penjumlahan bobot pada saat yang sama. Yang lebih penting, struktur yang diusulkan hanya dibangun oleh MOSFET, dan tegangan referensi yang dihasilkan berbanding dengan delta tegangan ambang. Oleh karena itu, referensi tegangan yang diusulkan lebih cocok untuk aplikasi konsumsi daya rendah dengan teknologi skala nano, yang dapat diperluas ke teknologi yang lebih canggih.
PSRR dari Referensi Tegangan yang Diusulkan
Untuk mengilustrasikan performa PSRR, jalur dari kebisingan tegangan suplai ke VREF dan diagram fungsi setara yang sesuai ditunjukkan dalam Gambar 2.
Jalur kebisingan tegangan suplai
Berdasarkan Gambar 2, model sinyal kecil jalur 3 ditunjukkan dalam Gambar 3, dan persamaan berikut dapat diperoleh:
Transkonduktansi transistor yang beroperasi dalam wilayah subthreshold adalah gm = ID/mVT. Oleh karena itu, hubungan antara gm,MP1 dan gm,MN1 dengan arus yang sama dapat diberikan sebagai gm,MP1 = gm,MN1. Kemudian, Eq. (13) dapat disederhanakan sebagai:
$$ {Av}_{\mathrm{path}3}\approx 1 $$ (14)
Node B juga memiliki efek pada node A melalui jalur 1, namun efeknya berlawanan dengan jalur 3, yang dapat diekspresikan sebagai:
Dengan bantuan sumber arus bias sendiri yang diusulkan, node output dari bagian generator arus, B, dapat melacak variasi sinyal kecil dari tegangan suplai, yang bermanfaat untuk peningkatan PSRR dari seluruh referensi tegangan.
Dengan metode yang sama, gain kebisingan suplai dari jalur 5 dan jalur 6 dapat disajikan oleh Eqs. (21) dan (22), masing-masing:
Dengan mempertimbangkan hubungan koneksi jalur kebisingan dari generator referensi yang ditunjukkan dalam Gambar 2, efek kebisingan suplai pada tegangan referensi, VREF, dapat ditentukan oleh jalur 5 dan jalur 6:
Untuk VDS > 4VT, suku eksponensial dalam Eq. (23) sangat besar. Ini membuat performa PSRR ditingkatkan secara signifikan dengan meningkatnya VDS,MP3. Dalam desain yang diusulkan, minimum VDS,MP3 adalah lebih dari 200 mV, yang berarti bahwa perubahan pada tegangan suplai memiliki efek yang sedikit pada VREF. Jadi, struktur yang diusulkan memiliki performa PSRR yang baik.
Hasil dan Pembahasan
Referensi tegangan diimplementasikan dalam proses CMOS 65-nm, yang tata letaknya ditunjukkan dalam Gambar 4 yang menempati area aktif 0,00182-mm².
Tata letak sirkuit yang diusulkan
Gambar 5 menunjukkan pengaturan garis dari referensi tegangan yang diusulkan pada 27 °C. Seperti yang ditunjukkan dalam Gambar 5, tegangan suplai minimum dapat rendah hingga 350 mV, dan tegangan referensi yang dihasilkan, VREF, sekitar 148 mV. Sensitivitas garis (LS) adalah 1,8 mV/V.
Waveform VREF versus tegangan suplai
Kinerja temperatur VREF dengan tegangan suplai 350 mV ditunjukkan dalam Gambar 6. TC VREF adalah 28 ppm/°C dari −30 hingga 80 °C. VREF menunjukkan karakteristik temperatur positif di bawah −15 °C dan di atas 25 °C, sementara karakteristik temperatur negatif di wilayah suhu sedang.
Ketergantungan suhu VREF
Gambar 7 menunjukkan konsumsi arus versus suhu dengan tegangan suplai 350 mV. Arus menunjukkan TC positif. Konsumsi daya pada suhu ruang sekitar 2,28 nW.
Konsumsi arus versus suhu
Gambar 8 menunjukkan hasil PSRR pada 27 °C dengan tegangan suplai 350 mV, di mana PSRR tanpa kapasitor filter output apa pun melebihi 53 dB hingga 100 Hz. Seperti yang disebutkan di atas, performa PSRR dapat ditingkatkan lebih lanjut dengan peningkatan tegangan suplai, yang berarti bahwa PSRR yang ditunjukkan dalam Gambar 8 adalah kasus terburuk dari referensi tegangan yang diusulkan.
PSRR referensi tegangan yang diusulkan
Distribusi VREF yang tidak di-trim pada 27 °C dengan 100 sampel ditunjukkan dalam Gambar 9. Nilai rata-rata dan deviasi standar VREF adalah 147 mV dan 3,97 mV, masing-masing, yang menghasilkan penyebaran (σ/μ) sebesar 2,7%.
Distribusi VREF yang tidak di-trim
Tabel 1 meringkaskan karakteristik referensi tegangan yang diusulkan dan membandingkannya dengan beberapa referensi tegangan yang sebelumnya dilaporkan.
Kesimpulan
Referensi tegangan daya rendah tanpa resistor dengan PSRR tinggi disajikan dalam paper ini, yang cocok untuk aplikasi skala nano dan dapat diperluas ke proses yang lebih canggih. Dengan bantuan sumber arus bias sendiri berbasis pembagi tegangan MOSFET, tegangan CTAT, tegangan PTAT, dan penjumlahan bobot yang diperlukan dapat direalisasikan secara bersamaan dalam struktur yang kompak. Yang lebih penting, delta tegangan ambang dipilih sebagai tegangan CTAT, yang memiliki negatif TC yang sangat dikurangi. Ini juga membuat nilai tegangan PTAT yang diperlukan dapat dikurangi. Oleh karena itu, tegangan suplai dan konsumsi arus dapat diturunkan. Semua bagian hanya dibangun oleh MOSFET, yang memiliki prioritas dalam aplikasi terintegrasi tinggi yang sensitif terhadap daya, seperti SOC.
