Menyederhanakan desain dengan teknologi FPGA tertanam

Teknologi eFPGA sangat umum dan bekerja seperti biasa Chip FPGA untuk menghadirkan kemampuan konfigurasi ulang logika ke desain ASIC dan SoC.

Waktu untuk FPGA tertanam (eFPGA) akhirnya tiba, dan itu terbukti dari jangkauannya dalam chip yang melayani infrastruktur nirkabel, kecerdasan buatan (AI), penyimpanan cerdas, dan bahkan mikrokontroler yang hemat biaya. Sebagai subsistem system on chip (SoC)—seperti halnya CPU atau DSP—subsistem ini secara dinamis mengonfigurasi ulang logika perangkat keras dengan ukuran mulai dari 1.000 hingga 500.000 tabel pencarian (LUT).

Untuk mendapatkan keuntungan dari teknologi yang dapat diprogram yang sedang berkembang ini, EDN berbicara dengan Andy Jaros, VP penjualan IP, pemasaran dan arsitektur solusi di Flex Logix Technologies. Flex Logix, didirikan pada tahun 2014 sebagai perusahaan IP, mengklaim menyediakan fabric FPGA berdensitas tinggi untuk memfasilitasi konfigurasi ulang logika tanpa memerlukan insinyur desain untuk melakukan pekerjaan besar.

Kami memulai diskusi dengan menanyakan kepada Jaros tentang asal usul teknologi ini. Jaros adalah veteran industri semikonduktor dengan jalur karier mulai dari Arm dan ARC hingga Motorola dan Synopsys.

Riwayat:Tidak terlalu cepat

Gagasan eFPGA memiliki sejarah kotak-kotak yang kembali ke tahun 1990-an. Orang-orang di semikonduktor telah lama berbicara tentang menggabungkan LUT di ASIC untuk mendapatkan fleksibilitas tambahan. Namun, tidak seperti FPGA yang datang dengan rantai alat yang kuat, kelangkaan alat merupakan batu sandungan utama dalam mengimplementasikan IP FPGA tertanam dalam chip.

Jaros ingat ada klaim tentang pembuatan kain eFPGA selama beberapa dekade. “Beberapa orang di perusahaan semikonduktor lama mengatakan bahwa mereka pernah melakukannya sekitar 20 hingga 30 tahun yang lalu, tetapi cara mereka menerapkan FPGA tertanam membutuhkan area yang luas.”

FPGA tradisional menggunakan interkoneksi mesh, dan 80% area dalam FPGA diambil oleh interkoneksi. Salah satu pendiri Flex Logic, Cheng Wang, mengembangkan interkoneksi hierarkis yang membutuhkan setengah area dibandingkan interkoneksi mesh. Itu, pada gilirannya, menawarkan manfaat area dan biaya yang signifikan. Pemasok IP eFPGA juga mengklaim untuk mencapai pemanfaatan 90% dari interkoneksinya; di sisi lain, dengan interkoneksi mesh yang digunakan dalam FPGA diskrit, kami melihat pemanfaatan hampir 70%.

Gambar 1:Sebuah eFPGA dapat dengan mudah dioptimalkan untuk berbagai ukuran bus. Sumber:Flex Logix

Saat ini:Bisnis bagus

Teknologi eFPGA sangat umum karena dukungannya mencakup dari instance yang sangat kecil hingga instance yang sangat besar untuk berbagai aplikasi. eFPGA, yang bekerja seperti chip FPGA yang siap pakai, dapat mengirimkan larik dengan ukuran berapa pun dalam hitungan hari.

“Kami mendapatkan banyak daya tarik dengan perusahaan ASIC,” kata Jaros. “Integrasi fungsionalitas FPGA ke dalam ASIC meningkatkan kinerja dan mengurangi konsumsi daya dan biaya di tingkat sistem.” Itu memungkinkan insinyur desain untuk menghilangkan FPGA sama sekali atau menggunakan FPGA yang lebih murah, tergantung pada persyaratan aplikasi.

Jaros juga mencatat bahwa perusahaan sistem, yang secara tradisional menggunakan FPGA, mulai mengeksplorasi IP eFPGA bersama dengan mitra ASIC mereka. Ini memungkinkan rumah sistem untuk tetap berada di tingkat yang lebih rendah dari tumpukan tengah. Selain itu, sementara persyaratan pasar berubah dengan cepat, rumah sistem seperti OEM otomotif dan tingkat 1 tidak dapat menunggu satu tahun untuk menambahkan fitur baru. “Oleh karena itu, beberapa konfigurasi RTL lebih masuk akal daripada 10 tahun yang lalu.”

Kemudian, ada MCU kelas atas yang mulai menggabungkan akselerator perangkat keras, baik untuk pemrosesan AI jaringan saraf atau akselerasi kode kepemilikan. Skenario ini biasanya menggunakan 16.000 hingga 20.000 LUT. Selanjutnya, Jaros melihat lebih banyak minat dari perusahaan sinyal campuran. “Satu-satunya hal yang berubah di sisi digital adalah mesin negara,” kata Jaros. “Jadi, desainer sinyal campuran mencari eFPGA untuk menambahkan tingkat konfigurabilitas untuk mesin status tanpa harus berinvestasi dalam MCU dan aliran alat perangkat lunak penuh.”

Gambar 2:eFPGA Flex Logix didasarkan pada EFLX 4K, petak yang hadir dalam dua versi:semua logika atau sebagian besar logika dengan beberapa akumulator (MAC). Sumber:Flex Logix

Masa Depan:Persaingan dengan FPGA terpisah

Persepsi umum tentang bisnis eFPGA adalah bahwa hal itu akan menimbulkan ancaman bagi segmen FPGA mandiri. Namun, apa yang dilakukan Intel dan Xilinx adalah mengembangkan produk yang kompleks. “Intel dan Xilinx pindah ke ruang FPGA yang lebih besar untuk mendukung pusat data skala besar, dan untuk itu, mereka menambahkan subsistem CPU perangkat keras di sekitar FPGA mereka,” kata Jaros. “Saya tidak melihat eFPGA memengaruhi Intel dan Xilinx karena mereka menjual FPGA besar dan mahal dengan banyak fungsi.”

Ia menambahkan, bisnis eFPGA sangat saling melengkapi. “Kami telah berbicara dengan orang-orang Xilinx dan Intel, dan mereka tidak melihat adanya konflik sama sekali.” Itu juga karena persyaratan untuk konfigurasi ulang menjangkau berbagai segmen industri dan, sebagai akibatnya, mungkin tidak ada banyak konflik dengan perusahaan FPGA tradisional.

Gambar 3:Pemasok IP eFPGA tidak melihat banyak konflik dengan perusahaan FPGA tradisional. Sumber:Flex Logix

Faktor lain yang mendorong bisnis eFPGA adalah perusahaan yang ingin mengontrol rantai pasokan mereka. Mereka mungkin memiliki MCU atau ASSP sendiri di mana mereka telah membangun tumpukan perangkat lunak. Jadi, dengan menambahkan beberapa tingkat kemampuan konfigurasi ulang eFPGA, mereka dapat menukar algoritme keamanan atau kode kepemilikan.

IP eFPGA tersedia dari beberapa pemasok, dan sementara IP ini relatif lebih integratif, kepadatan FPGA mulai masuk akal untuk aplikasi tertentu. Hal lain yang telah menggeser pendulum yang mendukung eFPGA adalah pergerakan menuju node proses yang lebih kecil. Flex Logix, sementara mendukung node proses yang membentang dari 180 nm hingga 5 nm, saat ini terlibat dalam desain chip hingga 3 nm.

“Kami melihat lebih banyak keinginan untuk menukar sedikit area untuk konfigurasi,” Jaros menyimpulkan. “Jadi, sebagian besar chip yang akan dirilis dalam lima hingga 10 tahun ke depan akan memiliki beberapa konten eFPGA.” Standar yang bergerak cepat dan algoritme AI yang unik mendukung narasi ini dan selanjutnya janji eFPGA dalam waktu dekat.

>> Artikel ini awalnya diterbitkan di situs saudara kami , EDN.

Konten Terkait:

• Kit pengembang Qomu MCU dan eFPFA cocok dengan port USB
• QuickLogic memiliki alat pembuatan eFPGA otomatis baru
• Alat sumber terbuka membantu menyederhanakan pemrograman FPGA
• Desain komputasi AI edge target FPGA
• Desain tersemat dengan FPGA:Sumber daya perangkat keras

Untuk lebih banyak Tertanam, berlangganan buletin email mingguan Tersemat.