Pemodelan Konverter Data untuk Simulasi Sistem yang Akurat

Pemodelan Konverter Data untuk Simulasi Sistem yang Akurat

Insinyur rutin menghadapi jadwal desain yang ketat yang sedikit menyisakan waktu untuk menjawab pertanyaan kunci tentang performa konverter data. Seri ini menjawab pertanyaan tersebut, dimulai dengan eksplorasi dasar tentang cara memodelkan konverter analog-ke-digital (ADC) dan digital-ke-analog (DAC) untuk simulasi tingkat sistem.

Dalam karya sebelumnya, penulis memeriksa apakah penggabungan I/Q harus dilakukan secara digital atau analog, dan garis besar persyaratan untuk performa tautan komunikasi yang kuat. Artikel saat ini membangun pada fondasi tersebut dengan menjelajahi cara mengukur dan memodelkan parameter kritis dari DAC dan ADC dalam arsitektur sampling RF langsung.

Modulasi dan Demodulasi RF Langsung

Gambar 1 menunjukkan dua topologi umum: konversi DAC RF langsung untuk modulasi dan konversi ADC RF langsung untuk demodulasi. DAC dan ADC bersama-sama disebut konverter data.

Gambar 1(a). Modulator

Gambar 1(b). Demodulator

Meskimpak dampak tingkat tautan dari non-idealities konverter data sudah terdokumentasi dengan baik, persyaratan kualitas spesifik untuk DAC dan ADC dalam konfigurasi ini masih kurang dieksplorasi dalam literatur.

Mengapa Mensimulasi Konverter Data?

Studi tingkat kesalahan bit (BER) memerlukan hasil yang bermakna secara statistik, biasanya membutuhkan beberapa ratus hingga seribu peristiwa kesalahan. Untuk BER target 10^-4, ini berterjemahkan menjadi 5 juta bit data yang disimulasikan. Mencapai throughput seperti ini memerlukan model konverter yang ringkas namun komprehensif yang menangkap karakteristik paling berpengaruh tanpa overhead komputasi berlebihan.

Artikel ini menyajikan pendekatan sistematis untuk pemodelan, dibagi menjadi bagian yang berpusat pada ADC dan bagian yang berpusat pada DAC. Perhatikan bahwa konverter sigma-delta dikecualikan dalam diskusi ini.

Model untuk Konverter Analog-ke-Digital (ADC)

Referensi kunci ([4]–[18]) mencakup analisis, pemodelan, dan pengujian ADC kecepatan tinggi. Secara khusus, studi seperti [13], [14], [16], dan [17] memperkenalkan model canggih yang menangkap perilaku non-linear. Namun, banyak insinyur masih mencari representasi yang lebih sederhana dan lebih intuitif yang tetap setia pada performa dunia nyata.

Gambar 2 menggambarkan proses kuantisasi dari ADC bipolar 5-bit, yang memiliki 32 level output diskrit. Tegangan puncak berkisar dari +0,9375 V hingga –1,0 V, sekitar ±1 V. Insinyur RF biasanya bekerja dengan nilai RMS; gelombang sinus 1 V puncak memiliki RMS 0,707 V, yang adalah –3 dB relatif terhadap full scale. Untuk menghindari kebingungan, kami memperkenalkan dua satuan: dB_peakFS untuk rasio puncak-ke-full-scale, dan dB_rmsFS untuk rasio RMS-ke-full-scale.

Gambar 2.

Pemilihan bandwidth adalah pertimbangan kritis lainnya. ADC audio tradisional fokus pada bandwidth Nyquist penuh, tetapi sampling RF langsung hanya membutuhkan bagian yang ditempati oleh sinyal plus guard bands. Kami mendefinisikan “bandwidth menarik” sebagai wilayah yang akan diproses oleh pemroses sinyal digital (DSP). Gambar 3 memvisualisasikan konsep ini.

Gambar 3.

Dalam gambar ini, bandwidth sinyal dan bandwidth menarik mungkin memiliki lebar yang sama tetapi berbeda dalam frekuensi pusat karena sampling band-pass, di mana jam ADC (f_S) berfungsi sebagai osilator lokal mixer. Frekuensi Nyquist adalah f_Nyquist = f_S/2.

Memilih Sinyal Input untuk Pengembangan Model

Mengkarakterisasi ADC memerlukan sinyal uji yang mengekspos perilaku dinamisnya. Sementara gelombang sinus satu nada adalah umum dalam datasheet, ia menawarkan bandwidth nol dan tidak ada variasi amplitudo. Input dua nada, yang ditunjukkan dalam Gambar 4, menyediakan baik bandwidth maupun modulasi amplitudo, menjadikannya pilihan praktis untuk pengujian hardware dan simulasi. Banyak produsen juga menyediakan data performa untuk stimulus dua nada.

Gambar 4.

Bentuk sinyal lain—spektrum Gaussian, AM, FM—telah diusulkan dalam literatur ([4], [12]). Ini kurang umum dalam suite pengujian komersial tetapi dapat berharga untuk aplikasi spesial.

Dalam artikel selanjutnya dari seri ini, kami akan memperkenalkan model ADC berdasarkan Jumlah Bit Efektif (ENOB). Sampai saat itu, pembaca dapat merujuk pada singkatan, glosarium, dan referensi yang disediakan di bawah ini.

Singkatan yang Digunakan

Glosarium

• Munson, Justin; "Understanding High Speed DAC Testing and Evaluation"; Analog Devices Application Note AN-928; 2013
• Arrants, Alex; Brannon, Brad; & Reeder, Rob; "Understanding High Speed ADC Testing and Evaluation"; Analog Devices Application Note AN-835; 2010
• Baker, Bonnie; "A Glossary of Analog‑to‑Digital Specifications and Performance Characteristics"; Texas Instruments Application Report SBAA147B; 2011
• Malobert, Franco; Data Converters; Springer Publishing; Chapters 2 and 9
• Myderrizi, I; Zeki, A; "Current‑Steering Digital‑to‑Analog Converters: Functional Specifications, Design Basics, and Behavioral Modeling"; IEEE Antennas and Propagation Magazine, vol.52, no.4, 2010

Referensi

• [1] Brodsky, Wesley; "Should I and Q Combining and Separation be done Digitally or Analogly?"; WBWC.01; 2014
• [2] Maloberti, Franco; Data Converters; Springer Publishing; 2007
• [3] VanTrees, Harry L; Detection, Estimation, and Modulation Theory, Part III; 1971
• [4] Seokjin Kim; Elkis, R.; Peckerar, M.; "Device Verification Testing of High‑Speed ADCs in Satellite Communication Systems"; IEEE Trans. Instrum. Meas.; 2009
• [5] Vedral, J.; Fexa, P.; Svatos, J.; "Using AM and FM signals for ADC testing"; I2MTC 2010
• [6] Kester, Walt; "The Good, the Bad, and the Ugly Aspects of ADC Input Noise—Is No Noise Good Noise?"; Analog Devices Tutorial MT‑004; 2008
• [7] Arrants, A.; Brannon, B.; Reeder, R.; "Understanding High Speed ADC Testing and Evaluation"; Analog Devices AN‑835; 2010
• [8] Kester, Walt; "Understand SINAD, ENOB, SNR, THD, THD+N, and SFDR"; Analog Devices MT‑003; 2008
• [9] Shinagawa, M.; Akazawa, Y.; Wakimoto, S.; "Jitter analysis of high‑speed sampling systems"; IEEE J. Solid‑State Circuits; 1990
• [10] Hummels, D.M.; Irons, F.H.; Cook, R.; Papantonopoulos, I.; "Characterization of ADCs using a non‑iterative procedure"; IEEE Trans. Circuits and Systems; 1994
• [11] de Mateo Garcia, J.C.; Armada, A.G.; "Effects of bandpass sigma‑delta modulation on OFDM signals"; IEEE Trans. Consumer Electronics; 1999
• [12] Abuelma'atti, M. T.; "Effect of Nonmonotonicity on the Intermodulation Performance of A/D Converters"; IEEE Trans. Commun.; 1985
• [13] Traverso, P.A.; Mirri, D.; Pasini, G.; Filicori, F.; "A nonlinear dynamic S/H‑ADC device model based on a modified Volterra series"; IEEE Trans. Instrum. Meas.; 2003
• [14] Fraz, H.; Bjorsell, N.; Kenney, J.S.; Sperlich, R.; "Prediction of Harmonic Distortion in ADCs using dynamic Integral Non‑Linearity model"; BMAS 2009
• [15] Kester, Walt; "ADC Noise Figure—An Often Misunderstood and Misinterpreted Specification"; Analog Devices MT‑006; 2014
• [16] Brannon, B.; MacLeod, T.; "How ADIsimADC Models an ADC"; Analog Devices AN‑737; 2009
• [17] Dardari, D.; "Joint clip and quantization effects characterization in OFDM receivers"; IEEE Trans. Circuits and Systems I; 2006
• [18] Lavrador, P.M.; de Carvalho, N.B.; Pedro, J.C.; "Evaluation of signal‑to‑noise and distortion ratio degradation in nonlinear systems"; IEEE Trans. Microwave Theory and Techniques; 2004
• [18A] Gray, R.M.; "Quantization Noise Spectra"; IEEE Trans. Information Theory; 1990
• [19] Wikner, J.J.; Tan, N.; "Modeling of CMOS digital‑to‑analog converters for telecommunication"; IEEE Trans. Circuits and Systems II; 1999
• [20] Angrisani, L.; D'Arcò, M.; "Modeling Timing Jitter Effects in DACs"; IEEE Trans. Instrum. Meas.; 2009
• [21] D'Apuzzo, M.; D'Arcò, M.; Liccardo, A.; Vadursi, M.; "Modeling DAC Output Waveforms"; IEEE Trans. Instrum. Meas.; 2010
• [22] Myderrizi, I.; Zeki, A.; "Current‑Steering DACs: Functional Specifications, Design Basics, and Behavioral Modeling"; IEEE Antennas and Propagation Magazine; 2010
• [23] Lee, S.M.; Taleie, S.M.; Saripalli, G.R.; Seo, D.; "Clock‑Phase‑Noise‑Induced TX Leakage Estimation of a Baseband Wireless Transmitter DAC"; IEEE Trans. Circuits and Systems II; 2012
• [24] Naoues, M.; Morche, D.; Dehos, C.; Barrak, R.; Ghazel, A.; "Novel behavioral DAC modeling technique for WirelessHD system specification"; ICECS 2009
• [25] Bae, K.; Shin, C.; Powers, E.J.; "Performance Analysis of OFDM Systems with Selected Mapping in the Presence of Nonlinearity"; IEEE Trans. Wireless Communications; 2013
• [26] Ling, W.A.; "Shaping Quantization Noise and Clipping Distortion in Direct‑Detection Discrete Multitone"; Lightwave Technology; 2014
• [27] Engel, G.; Fague, D.E.; Toledano, A.; "RF digital‑to‑analog converters enable direct synthesis of communications signals"; IEEE Commun. Mag.; 2012
• [28] Pearson, C.; "High Speed, Digital to Analog Converters Basics"; Texas Instruments SLAA523A; 2012
• [29] Munson, J.; "Understanding High Speed DAC Testing and Evaluation"; Analog Devices AN‑928; 2013