Half-Adder: Membangun Rangkaian Penjumlahan Biner Dasar

Dalam elektronika digital, half-adder adalah rangkaian kombinatorial paling sederhana yang menambahkan dua bilangan biner satu bit. Ia menghasilkan dua output: jumlah urutan rendah (Σ) dan carry out urutan tinggi (C_{out}). Memahami perangkat ini adalah dasar untuk merancang unit aritmetika yang lebih kompleks seperti full adder dan penjumblah biner yang digunakan dalam CPU, DSP, dan prosesor sinyal digital.

Di bawah ini adalah tabel kebenaran yang meringkas output yang diharapkan untuk setiap pasang input yang mungkin:

A	B	Σ	C_{out}
0	0	0	0
0	1	1	0
1	0	1	0
1	1	0	1

Hubungan logis yang terungkap oleh tabelnya sederhana: output jumlah adalah exclusive-OR (XOR) dari dua input, sementara carry-out hanyalah logika AND dari inputnya. Implementasi minimal dari fungsi logika ini menghasilkan skema half-adder klasik yang ditunjukkan di bawah ini.

Untuk yang lebih menyukai logika tangga, representasi setara juga disediakan:

Half-Adder: Membangun Rangkaian Penjumlahan Biner Dasar

Sementara half-adder hanya dapat menambahkan dua bit tunggal, ia berfungsi sebagai blok konstruksi krusial untuk membangun full adder, yang menggabungkan input carry-in. Full adder digabungkan dalam array bertingkat untuk membuat penjumblah carry-ripple, penjumblah carry-lookahead, dan unit logika aritmetika lanjutan lainnya.

LEMBAR KERJA TERKAIT:

Lembar Kerja Rangkaian Matematika Biner

Fungsi Logika Kombinatorial: Dasar-dasar dan Aplikasi Praktis Full Adder: Membangun Penjumblah Biner Multi-Bit yang Efisien

Teknologi Industri

Proses manufaktur

pencetakan 3D

Sistem Kontrol Otomatisasi

Teknologi Industri