Memahami Kapasitor Seri dan Paralel: Bagaimana Kapasitansi Bertambah atau Berkurang
Ketika kapasitor dihubungkan secara seri, kapasitansi ekuivalen yang dihasilkan selalu lebih kecil dari kapasitansi dari satu komponen dalam rantai. Ini terjadi karena jarak total di antara plat efektif bertambah—setiap kapasitor menambahkan jarak platnya sendiri ke celah keseluruhan. Dengan semua faktor lain tetap konstan, pemisahan plat yang lebih besar mengurangi kapasitansi.
Matematis, kapasitansi seri mengikuti aturan yang sama dengan resistor seri, tetapi terbalik:
\(\displaystyle \frac{1}{C_{\text{eq}}}=\frac{1}{C_1}+\frac{1}{C_2}+\dots+\frac{1}{C_n}\)
Rumus ini memastikan bahwa kapasitansi gabungan selalu lebih kecil dari kapasitor individu terkecil.
Di sisi lain, ketika kapasitor dihubungkan secara paralel, kapasitansi ekuivalen adalah jumlah sederhana dari nilai individu. Koneksi paralel secara efektif menumpuk luas plat, meningkatkan total permukaan yang dapat menyimpan muatan. Semua hal sama, luas plat yang lebih besar menghasilkan kapasitansi yang lebih tinggi.
Rumus kapasitansi paralel mencerminkan rumus resistor paralel:
\(C_{\text{eq}}=C_1+C_2+\dots+C_n\)
Jadi, total kapasitansi dalam paralel selalu melebihi kapasitansi satu komponen manapun.
Penting untuk diingat bahwa kapasitor berperilaku berlawanan dengan resistor: seri menambah hambatan tetapi mengurangi kapasitansi, sementara paralel mengurangi hambatan tetapi meningkatkan kapasitansi.
Ulasan Cepat
- Kapasitansi berkurang ketika kapasitor dihubungkan secara seri.
- Kapasitansi bertambah ketika kapasitor dihubungkan secara paralel.
