RISC-V International dan CHIPS Alliance berkolaborasi di OmniXtend

RISC-V International dan CHIPS Alliance telah mengumumkan kolaborasi bersama untuk memperbarui spesifikasi dan protokol Koherensi Cache OmniXtend, bersama dengan membangun alat pengembang untuk OmniXtend.

Sebagai bagian dari kolaborasi, RISC-V International dan CHIPS Alliance telah membentuk kelompok kerja OmniXtend baru yang akan fokus pada pembuatan standar memori yang terbuka, koheren, dan terpadu untuk arsitektur komputasi multicore. OmniXtend adalah protokol jaringan yang sepenuhnya terbuka untuk bertukar pesan koherensi secara langsung dengan cache prosesor, pengontrol memori, dan berbagai akselerator, menyediakan cara yang efisien untuk memasang akselerator, penyimpanan, dan perangkat memori baru ke sistem RISC-V pada chip (SoCs). Ini dapat digunakan untuk membuat sistem RISC-V multi-soket.

Grup akan memperbarui spesifikasi dan protokol OmniXtend, membangun model simulasi arsitektur dan implementasi level transfer register (RTL), serta membuat meja kerja verifikasi. Alat-alat ini untuk bus koherensi memori terpadu yang terbuka dan standar yang memanfaatkan OmniXtend akan memudahkan desainer untuk memanfaatkan OmniXtend untuk aplikasi yang berpusat pada data.

“Saat RISC-V International mengembangkan spesifikasi independen implementasi dan komponen ekosistem, merupakan prioritas penting bagi kami untuk memastikan bahwa apa pun yang kami kembangkan akan bekerja dengan standar yang muncul dan ditetapkan. Kelompok kerja bersama akan berinteraksi dengan berbagai kelompok RISC-V untuk meninjau protokol OmniXtend dengan penekanan pada manajemen cache dan memperhatikan pemberdayaan koherensi untuk anggota RISC-V, ”kata Mark Himelstein, CTO di RISC-V International. “Sebagai hasil dari upaya bersama ini, komunitas RISC-V akan memiliki alat yang mereka butuhkan untuk memanfaatkan standar memori yang terbuka, koheren, dan terpadu untuk semua jenis aplikasi data-sentris.”

“Kelompok kerja OmniXtend yang baru dibentuk akan menetapkan standar untuk arsitektur komputasi heterogen yang terbuka dan koheren. Kami berencana untuk memungkinkan campuran blok IP perangkat keras, memberi pengembang lebih banyak fleksibilitas desain sehingga mereka dapat memilih yang terbaik untuk kebutuhan aplikasi spesifik mereka, ”kata Rob Mains, manajer umum di CHIPS Alliance. “Kami mendorong komunitas RISC-V untuk terlibat dalam inisiatif penting ini yang akan membuka kemungkinan desain baru dengan OmniXtend.”

Proses ekstensi arsitektur jalur cepat

Bulan lalu, RISC-V International mempermudah standarisasi proposal ekstensi arsitektur kecil, dengan proses jalur cepat. Proses jalur cepat ini adalah sarana untuk membuat ekstensi arsitektur yang relatif kecil tanpa membuat grup tugas. Perpanjangan yang diusulkan harus bersifat langsung yang bernilai bagi sebagian besar komunitas RISC-V. Ini harus mengatasi masalah atau kebutuhan yang spesifik dan jelas, sesuai dengan arsitektur yang ada dan ekstensi draf yang solid saat ini, dan tidak dapat diperdebatkan.

“Proses Perpanjangan Arsitektur Jalur Cepat” (Fast Track) mendefinisikan proses untuk mengembangkan dan menstandardisasi ekstensi arsitektur yang memenuhi kriteria tertentu, sambil memberikan kontrol kualitas yang wajar di bawah pengawasan dan persetujuan dari komite tetap RISC-V yang relevan. Setelah perpanjangan diajukan untuk dipertimbangkan, perpanjangan akan menjalani peninjauan internal sebelum memasuki proses peninjauan publik selama 45 hari.

Himelstein berkomentar, ““Sistem Fast Track memungkinkan kami untuk lebih cepat memenuhi kebutuhan komunitas RISC-V karena keragaman solusi dan aplikasi RISC-V terus tumbuh secara eksponensial.”

Ekstensi ZiHintPause, yang memungkinkan para insinyur mengurangi konsumsi energi desain mereka, adalah yang pertama diratifikasi di bawah proses baru ini. Ekstensi ini juga membantu meningkatkan kinerja putaran tunggu-putar dan memungkinkan inti multithreaded untuk sementara melepaskan sumber daya ekstensi. Ekstensi ZiHintPause menambahkan satu instruksi PAUSE (dikodekan sebagai instruksi HINT) ke ISA. Himelstein berkata, ““Ratifikasi ZiHintPause menunjukkan bagaimana proses yang disederhanakan ini secara signifikan mempercepat peninjauan ekstensi penting, sambil tetap mempertahankan penyewa inti keterbukaan RISC-V dengan periode peninjauan publik.”

“Ini adalah perpanjangan penting untuk RISC-V ISA, jadi kami senang melihat bahwa ZiHintPause dapat diratifikasi dengan cepat dan sekarang tersedia untuk digunakan oleh seluruh komunitas RISC-V,” kata Greg Favor, salah satu pendiri dan CTO, Sistem Mikro Ventana. “Fast Track mempertahankan pemeriksaan dan keseimbangan yang diperlukan untuk memastikan ekstensi dirancang dengan benar dan mematuhi pendekatan arsitektur RISC-V, sambil membuka jalan bagi RISC-V International untuk memperluas rangkaian ekstensi standarnya dengan cepat.”

Konten Terkait :

• Menghilangkan misteri dari ekstensi khusus dalam desain SoC RISC-V
• Telink SoC menggunakan RISC-V P-extension untuk AI/ML di perangkat edge
• GPU open source dibangun di atas RISC-V
• Inti Micro Magic RISC-V menghasilkan 110.000 CoreMarks/Watt
• KTT RISC-V:sorotan agenda
• Imperas memperluas simulator referensi RISC-V untuk analisis verifikasi berbasis cakupan