RISC-V International dan CHIPS Alliance Luncurkan Working Group OmniXtend untuk Meningkatkan Standar Koherensi Cache

RISC-V International dan CHIPS Alliance telah mengumumkan kolaborasi bersama untuk memperbarui spesifikasi dan protokol OmniXtend Cache Coherency, sambil membangun alat pengembang untuk mendukung standar baru.

Working group OmniXtend baru telah dibentuk untuk menciptakan standar memori terbuka, koheren cache, dan terpadu untuk arsitektur komputasi multi-core. OmniXtend adalah protokol jaringan sepenuhnya terbuka yang bertukar pesan koherensi secara langsung dengan cache prosesor, pengontrol memori, dan berbagai akselerator, menyediakan cara efisien untuk menyambungkan akselerator, penyimpanan, dan perangkat memori baru ke sistem-on-chip (SoC) RISC-V. Ini juga dapat memungkinkan sistem multi-socket RISC-V.

Grup akan memperbarui spesifikasi dan protokol OmniXtend, mengembangkan model simulasi arsitektur, menyediakan implementasi referensi register-transfer-level (RTL), dan membangun workbench verifikasi. Alat-alat ini akan mempermudah penggunaan OmniXtend oleh desainer untuk aplikasi berpusat data.

“Saat RISC-V International mengembangkan spesifikasi dan komponen ekosistem yang independen implementasi, prioritasnya adalah memastikan bahwa apa yang kami kembangkan berfungsi dengan standar yang muncul dan yang sudah berdiri,” kata Mark Himelstein, CTO di RISC-V International. “Working group bersama akan bekerja sama dengan berbagai grup RISC-V untuk meninjau protokol OmniXtend dengan fokus pada manajemen cache, sambil memberikan perhatian khusus pada pengaktifan koherensi untuk anggota RISC-V.”

“Working group OmniXtend yang baru dibentuk akan menetapkan standar untuk arsitektur komputasi heterogen terbuka dan koheren,” kata Rob Mains, manajer umum di CHIPS Alliance. “Kami berencana untuk memungkinkan campuran blok IP hardware, memberikan pengembang fleksibilitas desain yang lebih besar untuk memilih apa yang paling sesuai untuk kebutuhan aplikasi spesifik mereka. Kami mendorong komunitas RISC-V untuk terlibat dalam inisiatif penting ini, yang akan membuka kemungkinan desain baru dengan OmniXtend.”

Proses Ekstensi Arsitektur Fast-Track

Bulan lalu, RISC-V International memperkenalkan proses fast-track untuk menyederhanakan standarisasi proposal ekstensi arsitektur kecil. Proses ini menargetkan ekstensi sederhana yang memberikan manfaat pada bagian besar komunitas RISC-V, mengatasi masalah yang jelas, cocok secara rapi ke dalam arsitektur yang ada, dan bebas dari kontroversi.

Proses Ekstensi Arsitektur Fast-Track menentukan langkah-langkah untuk mengembangkan dan menyelaraskan ekstensi yang memenuhi kriteria ini sambil mempertahankan kontrol kualitas di bawah pengawasan komite tetap RISC-V yang relevan. Setelah tinjauan internal, proposal memasuki periode tinjauan publik 45 hari.

Himelstein menambahkan, “Sistem Fast-Track memungkinkan kami untuk lebih cepat menanggapi kebutuhan komunitas RISC-V seiring bertambahnya keragaman solusi dan aplikasi RISC-V secara eksponensial.”

Ekstensi ZiHintPause, yang memungkinkan insinyur untuk mengurangi konsumsi daya, adalah yang pertama disahkan di bawah proses baru ini. Ini meningkatkan performa loop spin-wait dan memungkinkan core multi-thread untuk sementara waktu melepaskan sumber daya ekstensi. Ekstensi ini menambahkan satu instruksi PASSION (dikodekan sebagai HINT) ke ISA. Himelstein menambahkan, “Pengesahan ZiHintPause menunjukkan bagaimana proses yang disederhanakan ini secara signifikan mempercepat tinjauan ekstensi penting, sambil tetap mempertahankan prinsip inti RISC-V mengenai keterbukaan dengan periode tinjauan publik.”

Greg Favor, pendiri bersama dan CTO Ventana Micro Systems, kata, “Ini adalah ekstensi penting untuk ISA RISC-V, dan kami senang melihat bahwa ZiHintPause dapat disahkan dengan cepat dan sekarang tersedia untuk seluruh komunitas RISC-V untuk digunakan. Fast-Track mempertahankan check and balances yang diperlukan untuk memastikan ekstensi dirancang dengan baik dan mengikuti pendekatan arsitektur RISC-V, sambil membuka jalan bagi RISC-V International untuk dengan cepat memperluas set ekstensi yang diselaraskan.”

Konten Terkait:

• Mengusir misteri dari ekstensi kustom dalam desain SoC RISC-V
• SoC Telink menggunakan ekstensi P RISC-V untuk AI/ML pada perangkat edge
• GPU open-source dibangun di atas RISC-V
• Core RISC-V Micro Magic menghasilkan 110.000 CoreMarks/Watt
• RISC-V Summit: highlights agenda
• Imperas memperluas simulator referensi RISC-V untuk analisis verifikasi driven coverage