Alat berbasis ML baru menawarkan pengoptimalan alur desain chip otomatis
Tidak dapat disangkal fakta bahwa desain chip menjadi semakin kompleks karena pelanggan menuntut lebih banyak fitur dan perangkat yang lebih kecil serta konsumsi daya yang lebih rendah. Untuk memenuhi permintaan ini, para insinyur menjadi kelebihan beban dan membutuhkan dukungan untuk memenuhi permintaan dan pengembangan produk yang tepat waktu.
Untuk mengatasi hal ini, Cadence Design Systems telah memperkenalkan alat baru yang menggunakan pembelajaran mesin (ML) untuk mendorong alur implementasi Cadence RTL-to-signoff, memberikan apa yang dikatakannya adalah produktivitas hingga 10X dan 20% PPA (daya, kinerja, dan area). ) perbaikan untuk implementasi. Cerebrus Intelligent Chip Explorer yang baru memberikan kemampuan manajemen sumber daya komputasi di tempat dan cloud yang lebih efisien daripada eksplorasi desain tradisional yang digerakkan oleh manusia; dan meningkatkan PPA dan produktivitas di banyak node dan beberapa aplikasi akhir termasuk konsumen, komputasi hyperscale, komunikasi 5G, desain otomotif dan seluler.
Dalam briefing dengan embedded.com, Rod Metcalfe, direktur grup manajemen produk di Cadence, mengatakan, “Ini adalah alat pengoptimalan digital aliran penuh pertama yang menggunakan ML. Ini penting, seiring dengan meningkatnya kompleksitas desain, desain chip menuntut lebih banyak fitur dan kecerdasan, namun ada kendala pada jumlah insinyur yang tersedia untuk melaksanakan tugas ini. Kami masih melihat desainer melakukan pengembangan aliran manual dan beralih di sekitar loop untuk memenuhi tujuan desain mereka:ini membutuhkan banyak upaya rekayasa dan tidak dapat diskalakan. Di situlah Cerebrus berperan, menggunakan komputasi masif untuk meningkatkan produktivitas untuk otomatisasi desain.”
Metcalfe menyoroti contoh di mana Cerebrus hanya membutuhkan satu insinyur untuk menyatukan aliran desain yang lebih baik dalam waktu 10 hari untuk secara otomatis meningkatkan PPA dari CPU seluler 5nm (lihat grafik di bawah).
Contoh lain pada tingkat yang lebih tinggi adalah pengoptimalan denah lantai otomatis, seperti pada grafik di bawah ini:
Dampak penggunaan alat berbasis ML seperti Cerebrus adalah bahwa tim desain memiliki cara otomatis untuk menggunakan kembali pengetahuan desain historis – sebelumnya mereka akan menghabiskan waktu berlebih untuk pembelajaran ulang manual dengan setiap proyek baru. Oleh karena itu Cadence mengatakan Cerebrus menandai revolusi industri EDA dengan desain chip digital berbasis ML di mana tim teknik memiliki peluang lebih besar untuk memberikan dampak yang lebih tinggi dalam organisasi mereka karena mereka dapat membongkar proses manual. Saat industri terus berpindah ke node tingkat lanjut dan ukuran serta kompleksitas desain meningkat, Cerebrus akan membantu desainer mencapai tujuan PPA dengan lebih efisien.
Dukungan pelanggan awal untuk alat ini berasal dari Renesas dan Samsung Foundry.
Satoshi Shibatani, direktur departemen teknologi desain digital di divisi R&D EDA bersama Renesas, mengatakan, “Untuk memaksimalkan kinerja produk baru secara efisien yang menggunakan node proses yang muncul, alur implementasi digital yang digunakan oleh tim teknik kami perlu terus diperbarui. Optimalisasi aliran desain otomatis sangat penting untuk mewujudkan pengembangan produk pada throughput yang jauh lebih tinggi. Cerebrus, dengan kemampuan ML inovatifnya, dan alat Cadence RTL-to-signoff telah memberikan pengoptimalan aliran otomatis dan eksplorasi denah lantai, meningkatkan kinerja desain hingga lebih dari 10%.”
Sementara itu di Samsung Foundry, wakil presiden untuk teknologi desain, Sangyun Kim, mengatakan, “Seiring dengan kami terus menerapkan node proses terkini, efisiensi program optimasi teknologi desain (DTCO) kami sangat penting. . Sebagai bagian dari kemitraan jangka panjang kami dengan Cadence, Samsung Foundry telah menggunakan Cerebrus dan alur implementasi digital Cadence pada beberapa aplikasi. Kami telah mengamati lebih dari 8% pengurangan daya pada beberapa blok paling kritis kami hanya dalam beberapa hari dibandingkan upaya manual selama berbulan-bulan. Selain itu, kami menggunakan Cerebrus untuk ukuran jaringan distribusi daya denah lantai otomatis, yang menghasilkan waktu desain akhir lebih dari 50% lebih baik.
Fitur dan manfaat utama dari Cerebrus adalah:
ML Penguatan: dengan cepat menemukan solusi aliran yang mungkin tidak dapat dicoba atau dijelajahi oleh insinyur manusia secara alami, meningkatkan PPA dan produktivitas.
Penggunaan kembali model ML :memungkinkan pembelajaran desain diterapkan secara otomatis ke desain masa depan, sehingga mengurangi waktu untuk hasil yang lebih baik.
Peningkatan produktivitas :memungkinkan seorang insinyur mengoptimalkan aliran RTL-ke-GDS lengkap secara otomatis untuk banyak blok secara bersamaan, memungkinkan tim desain penuh menjadi lebih produktif.
Komputasi yang didistribusikan secara besar-besaran :menyediakan eksplorasi desain lokal atau berbasis cloud yang skalabel untuk pengoptimalan aliran yang lebih cepat.
Antarmuka yang mudah digunakan: kokpit pengguna yang andal memungkinkan analisis hasil interaktif dan pengelolaan yang dijalankan untuk mendapatkan wawasan berharga tentang metrik desain.
Cerebrus adalah bagian dari aliran penuh digital Cadence yang lebih luas, bekerja secara mulus dengan solusi sintesis Genus, sistem implementasi Innovus, solusi penanda waktu Tempus, solusi daya Joules RTL, solusi integritas daya IC Voltus, dan sistem verifikasi Pegasus untuk menyediakan jalur cepat kepada pelanggan untuk merancang penutupan dan prediktabilitas yang lebih baik.
