Cadence Meluncurkan Alat Cerebrus Berbasis ML untuk Meningkatkan Produktivitas Desain Chip 10× dan PPA 20%
Desain chip berkembang dengan cepat—pelanggan menuntut lebih banyak fitur, jejak yang lebih kecil, dan daya lebih rendah, yang mendorong kompleksitas ke ketinggian baru. Insinyur semakin tergerogoti, membuat sulit untuk menyampaikan produk tepat waktu. Cadence Design Systems merespons dengan Cerebrus Intelligent Chip Explorer, alat yang didukung pembelajaran mesin (ML) yang mengoptimalkan seluruh alur kerja RTL-to-signoff.
Cerebrus klaim hingga peningkatan produktivitas desain sepuluh kali lipat dan perbaikan 20% dalam daya, kinerja, dan luas (PPA) di berbagai aplikasi, dari elektronik konsumen hingga komputasi hiperskala, 5G, otomotif, dan desain mobile. Solusi ini menggabungkan komputasi on-site dan cloud untuk mengotomatisasi apa yang 전통nya memerlukan puluhan insinyur dan bulan iterasi manual.
"Ini adalah alat optimasi alur kerja digital penuh pertama yang menggunakan ML," kata Rod Metcalfe, direktur grup manajemen produk Cadence. "Seiring berkembangnya kompleksitas desain, insinyur dipaksa untuk mengulang secara manual, yang tidak dapat diskalakan. Cerebrus memanfaatkan komputasi massal untuk menyederhanakan otomatisasi dan membuka produktivitas yang lebih tinggi."
Metcalfe menyoroti kasus di mana satu insinyur konvergen pada desain CPU mobile 5 nm yang ditingkatkan dalam waktu 10 hari, secara otomatis meningkatkan PPA-nya.
Kasus penggunaan lainnya menunjukkan optimisasi floorplan otomatis, yang menghasilkan peningkatan timing dan daya yang signifikan.
Dengan menggunakan kembali pengetahuan desain historis, Cerebrus menghilangkan pembelajaran manual berulang, membebaskan insinyur untuk fokus pada tugas berdampak tinggi. Cadence menggambarkan ini sebagai "revolusi" dalam otomatisasi desain elektronik (EDA), memosisikan alat ini sebagai esensial untuk tim yang menghadapi node lanjutan dan kompleksitas desain yang terus meningkat.
Adopter awal termasuk Renesas dan Samsung Foundry. Satoshi Shibatani dari Renesas mencatat bahwa optimisasi alur kerja otomatis dengan Cerebrus memberikan perbaikan kinerja desain lebih dari 10%. Sangyun Kim dari Samsung Foundry melaporkan pengurangan daya lebih dari 8% pada blok kritis dan perbaikan timing 50% setelah hanya beberapa hari penggunaan.
Reinforcement ML: Menjelajahi solusi alur kerja yang tidak terduga, meningkatkan PPA dan produktivitas.
Penggunaan ulang model ML: Menerapkan pembelajaran masa lalu secara otomatis ke proyek baru, memendekkan kurva pembelajaran.
Produktivitas yang ditingkatkan: Satu insinyur dapat mengoptimalkan alur kerja RTL-to-GDS penuh untuk beberapa blok secara bersamaan.
Komputasi terdistribusi massal: Menskala sumber daya on-premises atau cloud untuk eksplorasi cepat.
Antarmuka yang intuitif: Cockpit interaktif menyediakan analitik real-time dan manajemen run.
Cerebrus terintegrasi secara lancar dengan suite alur kerja digital luas Cadence—termasuk sintesis Genus, implementasi Innovus, penandatangan timing Tempus, daya RTL Joules, integritas daya IC Voltus, dan verifikasi Pegasus—menawarkan pelanggan jalur yang cepat dan dapat diprediksi ke penutupan desain.
