Synopsys Meluncurkan Suite IP HBM3 Lengkap untuk Sistem Multi-Die, Meningkatkan Bandwidth hingga 921 GB/s
Synopsys telah memperkenalkan stack IP HBM3 pertama yang sepenuhnya terintegrasi di industri, mencakup controller, PHY, dan verifikasi IP yang disesuaikan untuk sistem paket multi-die 2.5D. Dibangun pada fondasi HBM2E yang telah terbukti di silikon, controller dan PHY HBM3 DesignWare memanfaatkan keahlian interposer Synopsys untuk memberikan bandwidth memori tinggi—hingga 921 GB/s—sambil mempertahankan konsumsi daya rendah dan risiko desain minimal.
Ekosistem verifikasi yang menyertai mencakup verifikasi IP yang didorong cakupan, model memori HBM3 siap pakai untuk emulasi ZeBu, dan sistem prototipingan HAPS, menyederhanakan jalur dari IP ke validasi SoC. Compiler 3DIC Synopsys lebih mempercepat pengembangan dengan alur kerja eksplorasi arsitektur, implementasi, dan analisis tingkat sistem yang sepenuhnya terintegrasi.
Controller IP HBM3 DesignWare menawarkan opsi konfigurasi yang serbaguna, fitur RAS canggih seperti ECC, manajemen segar, dan paritas, dan dirancang untuk meminimalkan latensi dan melindungi integritas data di berbagai aplikasi HBM3.
Tersedia dalam proses 5-nm, IP PHY HBM3 DesignWare mendukung hingga 7200 Mbps per pin, meningkatkan efisiensi daya, dan menyediakan empat status penskalaan frekuensi dinamis. Array micro bump yang dioptimalkan dan dukungan panjang lintasan interposer yang fleksibel memungkinkan desainer memosisikan PHY tanpa mengorbankan kinerja.
Verifikasi IP Synopsys menggunakan metodologi verifikasi universal SystemVerilog native generasi berikutnya, memungkinkan integrasi yang lancar ke dalam testbench yang ada, ekspansi cakupan uji yang cepat, dan waktu-ke-pertama-tes yang dipercepat. Model memori HBM3 siap pakai untuk emulasi ZeBu dan platform prototipingan HAPS lebih mempower validasi RTL dan perangkat lunak pada level kinerja yang lebih tinggi.
“Synopsys terus memenuhi kebutuhan desain dan verifikasi yang berkembang dari SoC yang intensif data dengan IP antarmuka memori berkualitas tinggi untuk HBM3, DDR5, dan LPDDR5,” kata John Koeter, Senior Vice President Pemasaran dan Strategi untuk IP di Synopsys. “Suite IP dan verifikasi HBM3 lengkap kami memungkinkan desainer untuk mengatasi tuntutan bandwidth, latensi, dan daya yang bertambah sambil mempercepat penutupan verifikasi—semua dari satu mitra terpercaya.”
Controller HBM3 DesignWare, PHY, dan verifikasi IP, bersama dengan model emulasi ZeBu, prototipingan HAPS, dan compiler 3DIC, kini tersedia. Perusahaan telah menerima dukungan yang kuat dari pemimpin industri.
Mark Montierth, VP dan GM untuk Memori & Jaringan Berkinerja Tinggi di Micron, mengatakan, “HBM3 akan memberikan bandwidth memori yang esensial untuk sistem komputasi dan AI berkinerja tinggi generasi berikutnya. Kemitraan kami dengan Synopsys mempercepat pengembangan ekosistem untuk produk HBM3 energi hemat dengan bandwidth yang tak tertandingi.”
Kwangil Park, SVP perencanaan produk memori di Samsung Electronics, menekankan permintaan bandwidth yang tumbuh di seluruh AI, HPC, dan grafik. “Sebagai pabrikan chip memori terdepan di dunia, Samsung berkomitmen untuk mendukung kesiapan ekosistem dan memajukan HBM untuk memenuhi kebutuhan ini. Synopsys adalah pionir dalam ekosistem HBM dan mitra yang berharga.”
SK Hynix menyoroti investasi berkelanjutan dalam teknologi memori generasi berikutnya, termasuk DRAM HBM3, untuk mendukung beban kerja AI dan grafik. Perusahaan akan bermitra dengan Synopsys untuk menawarkan solusi HBM3 yang telah diuji sepenuhnya dan interoperabel yang memaksimalkan kinerja, kapasitas, dan throughput untuk pelanggan bersama.
Yutaka Hayashi, VP Unit Bisnis Data Center & Jaringan di Socionext, menjelaskan, “Kemitraan kami dengan Synopsys, memanfaatkan IP HBM2E dalam proses 5-nm dan platform desain multi-die sistem terpadu, kini akan diperluas ke solusi IP dan verifikasi DesignWare HBM3 baru. Ini akan memungkinkan pelanggan kami untuk mencapai kinerja dan kapasitas memori yang lebih tinggi dalam SoC yang mengadopsi spesifikasi HBM3 yang akan datang.”
