Membangun interkoneksi berkinerja tinggi dengan beberapa generasi PCIe

PCI Express dan Kelaparan akan Bandwidth

Sebagai sarana untuk menghubungkan komputasi, prosesor tertanam dan host kustom ke periferal 'titik akhir' seperti port Ethernet, port USB, kartu video dan perangkat penyimpanan, PCI Express® (PCIe®) telah menjadi referensi interkoneksi berkinerja tinggi. Memanfaatkan komunikasi serial berkecepatan tinggi, PCIe memberikan konektivitas point-to-point yang efisien dan – dengan meningkatkan jumlah saluran dan kecepatan sinyal – bandwidth antarmuka yang dapat diskalakan.

Spesifikasi PCIe 1.0 diterbitkan pada tahun 2002, beroperasi pada 2,5 giga-transfer per detik (GT/s) memberikan total bandwidth antarmuka x16 sebesar 8GByte/s. Bandwidth kemudian digandakan pada tahun 2006 dengan hadirnya spesifikasi PCIe 2.0 generasi kedua dan sekali lagi pada tahun 2010 ketika PCIe 3.0 meningkatkan bandwidth menjadi 32GByte/s untuk memenuhi tuntutan yang terus meningkat yang dipaksakan oleh aplikasi kontemporer terkemuka termasuk PC kelas atas, game, komputasi perusahaan, dan jaringan.

PCI Express telah menjadi referensi interkoneksi berkinerja tinggi untuk berbagai desain sistem.
(Sumber:Diodes Inc.)

Baru-baru ini, penyebaran cepat layanan berbasis cloud seperti media sosial dan streaming video telah memperkenalkan persyaratan baru yang lebih menuntut untuk konektivitas berkecepatan tinggi dalam pusat data skala besar.

Sekarang, saat era IoT berlangsung, sensor jaringan yang dipasang di seluruh kota dan infrastruktur pintar, pabrik pintar dan aset industri lainnya, bangunan komersial dan perumahan, dan perangkat yang dapat dikenakan untuk pelacakan kebugaran dan medis diatur untuk menghasilkan data dalam jumlah besar untuk pusat data skala besar untuk menangkap, menyimpan, memproses, dan menganalisis. Kekuatan ini mendorong permintaan untuk generasi PCIe berikutnya untuk secara efisien menghubungkan server pusat data ke Ethernet berkecepatan tinggi, penyimpanan yang terpasang ke jaringan, dan akselerator AI.

Mobil yang terhubung akan semakin meningkatkan beban data, menambahkan tekanan waktu nyata, untuk memungkinkan tingkat mengemudi otonom yang lebih tinggi dan pada akhirnya kendaraan swakemudi penuh. Di balik pusat data, melatih jaringan saraf untuk inferensi AI adalah tugas komputasi intensif yang secara tajam mengekspos kemacetan dalam komunikasi periferal.

Karena berbagai faktor ini sekarang berperan, waktu yang tepat bagi PCIe untuk bergerak maju lagi. PCIe 4.0, diumumkan pada tahun 2017, segera diikuti dengan publikasi PCIe 5.0 pada tahun 2019. Gambar 1 menunjukkan kecepatan agregat yang ditawarkan oleh setiap versi PCIe.

Gambar 1:Kecepatan agregat yang ditawarkan oleh versi PCIe (Sumber:Diodes Inc.)

PCIe 5.0 diharapkan dapat digunakan secara luas sebagai pusat data terkemuka yang melakukan transisi dari Ethernet 100Gb ke spesifikasi 400Gb terbaru. Dalam praktiknya, peningkatan bandwidth PCIe kurang lebih sejalan dengan kemajuan kecepatan Ethernet, idealnya menjaga keseimbangan antara dua standar untuk membantu menghindari kemacetan kinerja.

Standar PCI “Legacy” Tetap Terkini

Saat produk PCIe 5.0 mulai memasuki pasar, dan dengan pengumuman baru-baru ini oleh PCI Special Interest Group (PCI-SIG) bahwa pekerjaan telah dimulai pada generasi berikutnya, PCIe 6.0 untuk selesai pada tahun 2021, PCIe adalah protokol pilihan untuk kinerja -komunikasi periferal yang haus, untuk masa mendatang.

Pada saat yang sama, kompatibilitas ke belakang adalah kekuatan utama dari garis keturunan PCIe. Karena tidak ada tanggal kadaluwarsa untuk spesifikasi PCIe, beberapa generasi dapat hidup berdampingan di pasar dan bahkan dalam aplikasi yang sama. Ini adalah keuntungan bagi perancang sistem:sementara generasi PCIe baru yang berturut-turut muncul untuk memenuhi kebutuhan bandwidth yang semakin meningkat, iterasi sebelumnya terus memberikan nilai dalam sejumlah besar skenario seperti komputasi pribadi, permainan, dan beberapa komputasi perusahaan dan aplikasi jaringan.

Memecahkan Tantangan Penerapan

Kompatibilitas mundur antara berbagai generasi PCIe memungkinkan sistem mendapatkan keuntungan dari kecepatan transfer yang lebih tinggi saat silikon baru tersedia, dengan perubahan desain minimum. Di sisi lain, peningkatan kecepatan sinyal memberi tekanan ekstra pada margin sinyal dan dapat meningkatkan kerumitan desain. Selain itu, ada kebutuhan yang jelas untuk solusi yang memungkinkan menjembatani ke dan dari PCIe, tidak hanya antara antarmuka lama tetapi juga antarmuka lain seperti USB atau port grafis.

Untuk menangani tantangan ini, desainer memerlukan akses ke perangkat yang mendukung berbagai generasi PCIe, seperti generator jam, buffer jam, pengontrol, sakelar/jembatan paket, chip ReDriver™, dan multiplexer berkecepatan tinggi yang ditunjukkan pada gambar 2.

klik untuk gambar lebih besar

Gambar 2:Contoh solusi PCIe yang tersedia dari Diodes Inc. (Sumber:Diodes Inc.)

Chip ReDriver dapat memberikan solusi hemat biaya dan nyaman untuk meningkatkan integritas sinyal dalam sistem berkecepatan tinggi. Menggunakan teknik seperti pemerataan dan pra-penekanan, dengan driver keluaran yang memperkenalkan latensi minimal, ReDriver mengkompensasi kerugian saluran transmisi untuk memulihkan margin sinyal dan meminimalkan jitter untuk memastikan tingkat kesalahan bit yang rendah pada penerima. Dibandingkan dengan retimer, yang mengintegrasikan fungsi tambahan termasuk jam dan pemulihan data, ReDriver memperkenalkan penundaan yang rendah dan relatif ekonomis dan mudah diimplementasikan. Gambar 2 menunjukkan bagaimana PCIe ReDriver dapat digunakan di mana sinyal diperlukan untuk didorong melintasi jalur PCB yang lebih panjang, seperti ke kartu grafis eksternal atau melalui kabel ke penyimpanan eksternal. ReDrivers ini sepenuhnya kompatibel, mendukung semua generasi PCIe sebelumnya.

Jembatan dan sakelar memenuhi persyaratan untuk antarmuka antara perangkat host dan titik akhir dari berbagai jenis. Sebuah jembatan paket biasanya akan menyediakan antarmuka antara dua lapisan dalam model referensi OSI, atau antara dua protokol. Gambar 2 juga menunjukkan bagaimana sebuah jembatan dapat digunakan untuk menghubungkan antara PCIe dan standar PCI lama termasuk PCI-X, atau ke port USB atau antarmuka bus UART. Sakelar paket adalah perangkat multiport/multijalur yang biasanya digunakan untuk memperluas kompleks akar tunggal ke beberapa port dengan beberapa jalur untuk mengakses sistem rekan lainnya seperti periferal atau kartu jalur.

Selain jembatan paket individu dan sakelar dengan berbagai konfigurasi port dan kemampuan terjemahan, fungsionalitas sakelar paket PCIe dan jembatan PCIe-ke-USB2.0 digabungkan dalam perangkat seperti sakelar PI7C9X442SL PCI Express-to-USB 2.0 Diodes Incorporated '. Perangkat multi-fungsi ini dapat menyebar dari satu port hulu PCIe x1 ke dua port hilir x1 dan empat port USB 2.0, dan memungkinkan prosesor host sistem mengakses beberapa perangkat PCIe dan USB secara bersamaan.

Perusahaan seperti Diodes Inc. dapat menawarkan portofolio pasif dua arah PCIe 1.0, PCIe 2.0, atau PCIe 3.0 sinyal multiplexer/demultiplexer untuk menghubungkan satu jalur PCIe ke beberapa jalur untuk ekspansi bandwidth untuk grafis atau komputasi. Perangkat ini juga dapat digunakan untuk mengaktifkan koneksi dari satu antarmuka multi-protokol.

Buffer jam biasanya dapat mengambil sinyal referensi tunggal sebagai input dan menghasilkan beberapa output untuk distribusi yang lebih luas di sekitar PCB. IC buffer jam tersedia dalam berbagai konfigurasi dan Dioda menawarkan desain PLL berpemilik yang memastikan jitter tetap berada dalam persyaratan PCIe. Generator jam dapat menghasilkan sinyal jam pada frekuensi tertentu dengan jitter keluaran yang sangat rendah, sehingga cocok untuk PCIe serta jam sistem lainnya. Desainer dapat menemukan berbagai perangkat yang sesuai seperti Dioda 1.8V PI6CG18xxx dan 1.5V PI6CG15xxx PCIe 4.0 clock generator dan buffer dalam konfigurasi 2, 4, dan 8 saluran, yang sesuai dengan semua generasi PCIe sebelumnya. Dengan mengintegrasikan terminasi on-chip, perangkat ini menghemat empat resistor eksternal per output, memangkas hingga 32 komponen dari tagihan material.

Kesimpulan

PCIe adalah interkoneksi berkinerja tinggi untuk aplikasi dari komputasi tertanam dan desktop hingga konektivitas pusat data bandwidth tinggi dan pelatihan jaringan saraf. Desainer dapat memanfaatkan masa pakai yang lama dari standar PCIe sebelumnya, dengan kompatibilitas mundur antara spesifikasi lama dan spesifikasi generasi selanjutnya, untuk memenuhi beragam persyaratan sistem dengan hemat biaya. Dengan akses ke portofolio perangkat yang berisi fungsi-fungsi seperti bridge, buffer, ReDrivers, switch, dan IC mux/demux, desainer dapat memberikan solusi efisien untuk aplikasi yang menuntut.