Desain referensi mendukung beban kerja AI yang intensif memori

Lattice Semiconductor Corp. dan Etron Technology Inc. telah merilis desain referensi pengontrol memori untuk RPC DRAM dengan jumlah pin rendah Etron untuk AI edge berdaya rendah dan aplikasi pemrosesan video yang memerlukan faktor bentuk yang ringkas. ECP5 FPGA berdaya rendah Lattice, sebagai pengontrol memori untuk RPC DRAM, menyediakan pemrosesan untuk beban kerja AI atau smart-vision. Aplikasi termasuk kamera industri, drone, sistem AR/VR, dan sistem bantuan pengemudi (ADAS) tingkat lanjut.

Desain referensi memenuhi persyaratan untuk konsumsi daya yang lebih rendah, ukuran faktor bentuk yang lebih kecil, dan latensi data yang berkurang. Salah satu tantangannya adalah bahwa visi cerdas dan aplikasi AI lainnya menghasilkan banyak data yang biasanya diunggah ke cloud untuk dianalisis, kata Lattice, tetapi karena kekhawatiran akan latensi data dan privasi oleh OEM perangkat edge, mereka ingin menangani lebih banyak analisis itu secara lokal tanpa daya atau ukuran tambahan untuk desainnya.

Desain referensi menggunakan daya 15% lebih sedikit daripada sistem yang menggunakan DRAM DDR3 standar, dengan keseluruhan desain yang lebih kecil dari kemasan BGA 9 × 13 mm yang digunakan oleh chip DRAM DDR3 standar. Keuntungan lain dari solusi ini adalah tidak memerlukan keahlian dalam desain berbasis FPGA berkat alat desain Lattice dan tumpukan perangkat lunak sensAI, kata direktur aliansi strategis Lattice, Kambiz Khalilian.

Lattice juga baru-baru ini merilis versi terbaru dari tumpukan solusi untuk pemrosesan AI pada perangkat di edge, Lattice sensAI 3.0. Mengatasi masalah keamanan data, latensi data, dan privasi, solusi sensAI 3.0 yang baru menggandakan kinerja dan memangkas konsumsi daya hingga setengahnya untuk aplikasi edge AI, kata Lattice. Ini mencakup dukungan untuk FPGA CrossLink-NX untuk aplikasi smart-vision berdaya rendah. Ini menampilkan IP jaringan saraf convolutional (CNN) yang disesuaikan, IP akselerator yang menyederhanakan implementasi jaringan CNN umum dan dioptimalkan untuk lebih meningkatkan kemampuan pemrosesan paralel FPGA.

Desain referensi Lattice/Etron mencakup alat pengembangan perangkat lunak, yang menampilkan alat pembuat kode memori berbasis GUI dan model simulasi Verilog. Demonstrasi aplikasi menggunakan tumpukan solusi sensAI Lattice dan desain referensi pengontrol memori DRAM RPC akan tersedia dari Etron pada Q3 2020.

>> Artikel ini awalnya diterbitkan pada situs saudara kami, Produk Elektronik.