Kursus FPGA & VHDL – Bangun Pengontrol LED Dot-Matrix Dari Nol
Saya senang berbagi bahwa kursus VHDL dan FPGA yang saya kembangkan selama enam bulan terakhir mendekati penyelesaian. Saat ini dalam versi beta, itu akan resmi diluncurkan musim gugur ini.
Siapa Kursus Ini?
Program ini dirancang untuk pengembang yang sudah menguasai bahasa pemrograman lainnya tetapi baru dalam VHDL dan FPGA. Ini membawa Anda dari tingkat pemula atau menengah hingga menguasai konstruksi VHDL lanjutan.
Ideal untuk insinyur perangkat lunak profesional yang ditugaskan untuk pengembangan FPGA, serta mahasiswa dan freelancer yang menjelajahi desain hardware atau mempertimbangkan pergantian karir ke rekayasa FPGA.
Siapa pun dengan keterampilan pemrograman dasar akan mendapat manfaat dari pendekatan hands-on kami. Kami membangun produk fisik nyata dari nol dan memandu Anda melalui setiap langkah yang saya ambil sebagai insinyur FPGA.
Proyek
Produk akhir kami adalah pengontrol layar LED dot-matrix. Layar LED dot-matrix umum di papan iklan luar ruangan besar dan tampilan informasi, dan telah muncul secara historis dalam perangkat seperti jam digital dan mesin penjual.
Silakan selesaikan kursus hanya dengan simulasi; tidak diperlukan hardware atau papan FPGA. Namun, kursus juga menyediakan semua detail yang Anda butuhkan untuk memprototipe desain Anda sendiri.
Papan Evaluasi Lattice iCEstick FPGA memenuhi daya kursus ini. Papan $25 ini menempatkan FPGA iCE40-HX1K dengan 1280 elemen logika dan 64 KB block RAM—kapasitas yang cukup untuk aplikasi kami. iCEstick langsung dihubungkan ke breadboard, yang kita gunakan untuk prototipe.
FPGA akan mengemudikan layar LED dot-matrix 8×8 dengan 64 LED. Block RAM menyimpan data piksel untuk setiap karakter ASCII.
Anda akan mengirim teks ke FPGA melalui konektor USB pada papan. Teks muncul pada layar saat Anda mengetik di terminal serial, dan FPGA mengembalikan karakter menggunakan transceiver UART yang kami desain di kelas.
Lihat Daftar Bahan untuk semua komponen, bahan konsumsi, dan alat yang diperlukan untuk membangun prototipe.
Struktur Kursus
Kurikulum terdiri dari 120 video kuliah di 17 bagian, masing-masing rata-rata 10 menit. Topik kompleks dibagi menjadi beberapa pelajaran singkat untuk menjaga materi tetap dapat dicerna. Setiap bagian berfokus pada modul VHDL, testbench, atau konsep inti FPGA, dengan penjelasan menyeluruh dan tanpa pengabaian.
Bagian awal Getting Started mencakup instalasi perangkat lunak dan pengaturan lingkungan. Bagian berikut memperkenalkan papan Lattice iCEstick, skema analog layar dot-matrix, dan rangkaian pendukung.
Setiap sesi pengkodean disertai komentar langsung sehingga Anda dapat mengikuti perkembangannya—bahkan jika pengalaman VHDL Anda minimal. Saya memetakan kode ke konsep yang akrab dari bahasa pemrograman lainnya.
Kami menggunakan Visual Studio Code dengan plugin VHDL. VSCode adalah editor yang banyak digunakan, gratis, dan cuplikan plugin mempercepat pengkodean berulang tanpa mengorbankan pembelajaran.
Setiap modul, kami mensintesis kode VHDL dan meninjau skema yang dihasilkan. Kuliah akhir ini mengajarkan Anda cara menginterpretasikan transformasi dari kode ke logika digital.
Kursus menekankan praktik desain VHDL yang baik. Dengan membuat testbench di setiap level hierarki, Anda menghindari pitfall coba dan kesalahan yang menimpa banyak proyek hobi. Kurikulum mencakup testbench profesional yang memeriksa diri sendiri.
ModelSim PE Student Edition, simulator VHDL standar industri, gratis untuk mahasiswa dan digunakan sepanjang kursus. Semua perangkat lunak lain—termasuk Synplify Pro dan Lattice iCEcube2—juga tersedia gratis untuk penggunaan edukasi.
Kami menyelesaikan dengan merakit prototipe fisik pada breadboard dan memprogram FPGA. “Momen kebenaran” tiba ketika Anda menghubungkan papan ke komputer Anda melalui USB, mengetik di terminal, dan melihat karakter menyala pada layar dot-matrix.
Verifikasi yang ketat membuat troubleshooting jauh lebih sederhana daripada menangani chip yang tidak merespons—masalah umum dalam pekerjaan FPGA DIY.
Apa yang Akan Anda Pelajari
Kursus mempersiapkan Anda untuk mendekati proyek FPGA dengan ketelitian profesional, meningkatkan kepercayaan diri Anda untuk menangani tugas VHDL apa pun.
Hasil pembelajaran utama meliputi:
Fitur VHDL Lanjutan
Paket, record, dan subprogram
Tipe terlindungi (kelas VHDL)
Tipe akses (pointer VHDL)
Generics
Atribut sinyal seperti 'last_event dan 'stable
Fitur VHDL‑2008 seperti referensi sinyal hierarkis
Strategi Testbench Lanjutan
Arsitektur komponen verifikasi
Modelisasi fungsi bus
Testbench yang memeriksa diri sendiri
Testbench yang diarahkan TCL interaktif
Alat Desain FPGA
Simulasi VHDL ModelSim
Sintesis Synplify Pro
Alur desain Lattice iCEcube2
Penugasan pin dan batasan clock
Proses sintesis, place, dan route
Ingin Tahu Lebih Banyak?
Diperbarui 21 September 2019: Kursus sudah selesai.
