Menambahkan ambang batas histeresis untuk penguncian undervoltage/overvoltage yang mulus

Pembagi resistif melemahkan tegangan tinggi ke tingkat yang dapat diakomodasi oleh rangkaian tegangan rendah tanpa overdrive atau rusak. Di sirkuit kontrol jalur daya, pembagi resistif membantu mengatur ambang penguncian tegangan rendah dan tegangan berlebih catu daya. Sirkuit kualifikasi tegangan suplai tersebut ditemukan di sistem otomotif, instrumen portabel bertenaga baterai, dan pemrosesan data dan papan komunikasi.

Penguncian tegangan rendah (UVLO) mencegah sistem elektronik hilir beroperasi dengan tegangan catu daya rendah yang tidak normal, yang dapat menyebabkan kegagalan fungsi sistem. Misalnya, sistem digital dapat berperilaku tidak menentu atau bahkan membeku ketika tegangan suplainya di bawah spesifikasi. Ketika catu daya adalah baterai yang dapat diisi ulang, penguncian tegangan rendah mencegah kerusakan baterai karena pelepasan yang dalam. Penguncian tegangan lebih (OVLO) melindungi sistem dari tegangan suplai tinggi yang merusak. Karena ambang tegangan kurang dan tegangan lebih bergantung pada rentang operasi sistem yang valid, pembagi resistif digunakan untuk mengatur ambang batas khusus dengan rangkaian kontrol yang sama. Histeresis ambang diperlukan untuk mendapatkan fungsi penguncian yang mulus dan bebas obrolan bahkan dengan adanya gangguan atau hambatan suplai. Setelah membahas rangkaian UVLO/OVLO sederhana, artikel ini akan menyajikan beberapa metode sederhana untuk menambahkan histeresis ambang, yang diperlukan ketika nilai default tidak mencukupi.

Sirkuit Penguncian Undervoltage dan Overvoltage

Gambar 1 menunjukkan rangkaian penguncian undervoltage (tanpa histeresis untuk saat ini). Ini memiliki komparator dengan tegangan referensi positif (V_T ) pada masukan negatifnya. Komparator mengontrol sakelar daya yang membuka atau menutup jalur antara input catu daya dan sistem elektronik hilir. Input positif komparator terhubung ke pembagi resistif dari input. Jika suplai dihidupkan dan mulai naik dari 0 V, output komparator awalnya rendah, sehingga sakelar daya tetap mati. Output komparator trip ketika input positifnya mencapai V_T . Pada saat ini, arus pada resistor bawah adalah V_T /R_B . Arus yang sama mengalir di R_T jika komparator tidak memiliki arus bias masukan. Oleh karena itu, tegangan suplai saat komparator trip adalah V_T + R_B × V_T /R_B =V_T × (R_B + R_B )/R_B . Ini adalah ambang batas suplai UVLO yang dibuat oleh pembagi resistif. Misalnya, V_T dari 1 V dan R_T =10 × R_B menghasilkan ambang UVLO 11 V. Di bawah ambang ini, output komparator rendah, membuka sakelar daya; di atas ambang UVLO ini, sakelar ditutup dan suplai mengalir untuk menyalakan sistem. Ambang batas dapat dengan mudah disesuaikan dengan mengubah rasio R_B dan R_T . Nilai resistor absolut ditentukan oleh jumlah arus bias yang dianggarkan untuk pembagi (lebih lanjut tentang ini nanti). Untuk mengatur ambang OVLO, cukup tukar dua input komparator (misalnya, lihat komparator bawah pada Gambar 2) sedemikian rupa sehingga input yang tinggi memaksa output komparator rendah dan membuka sakelar.

Gambar 1. Penguncian undervoltage catu daya menggunakan pembagi resistif, komparator, dan sakelar daya. (Sumber:Perangkat Analog)

Meskipun bukan fokus artikel ini, sakelar dapat diimplementasikan dengan MOSFET daya saluran-N atau saluran-P. Diskusi sebelumnya mengasumsikan sakelar MOSFET saluran-N yang terbuka (resistansi tinggi) ketika tegangan gerbangnya rendah (misalnya, 0 V). Untuk benar-benar menutup (resistansi rendah) MOSFET saluran-N, tegangan gerbang harus lebih tinggi dari suplai setidaknya dengan tegangan ambang MOSFET, yang memerlukan pompa pengisian daya. Kontroler proteksi seperti LTC4365, LTC4367, dan LTC4368 mengintegrasikan komparator dan pompa pengisian daya untuk menggerakkan MOSFET saluran-N sambil tetap menggunakan arus diam yang rendah. MOSFET saluran-P tidak memerlukan pompa muatan tetapi polaritas tegangan gerbang dibalik; yaitu, tegangan rendah menutup sedangkan tegangan tinggi membuka sakelar MOSFET saluran-P.

Kembali ke pembagi resistif:string 3-resistor mengatur ambang penguncian undervoltage dan overvoltage (Gambar 2), menghemat arus bias satu pembagi vs menggunakan dua string 2-resistor terpisah. Ambang batas UVLO adalah V_T × (R_B + R_M + R_B )/(R_B + R_M ) sedangkan ambang batas OVLO adalah V_T × (R_B + R_M + R_B )/R_B . Gerbang AND menggabungkan output dari dua komparator sebelum mengirimkannya ke sakelar daya. Oleh karena itu, sakelar daya menutup untuk memberi daya pada sistem ketika tegangan input berada di antara ambang tegangan kurang dan tegangan lebih; jika tidak, sakelar terbuka, memutuskan suplai dari sistem. Jika konsumsi arus pembagi tidak menjadi perhatian, pembagi undervoltage dan overvoltage yang terpisah memberikan lebih banyak fleksibilitas dalam menyesuaikan setiap ambang secara independen satu sama lain.

Gambar 2. Penguncian undervoltage dan overvoltage menggunakan pembagi resistif tunggal. (Sumber:Perangkat Analog)

Penguncian Undervoltage dan Overvoltage dengan Histeresis

Pada Gambar 1, jika catu daya naik perlahan dan memiliki noise atau jika catu memiliki resistansi bawaan (seperti pada baterai) yang menyebabkan tegangan turun dengan arus beban, output komparator akan beralih tinggi dan rendah berulang kali sebagai input melewati ambang UVLO-nya. Ini karena input positif komparator berulang kali berada di atas dan di bawah V_T ambang batas karena kebisingan input atau penurunan karena arus beban melalui resistansi suplai. Untuk sirkuit bertenaga baterai, ini bisa menjadi osilasi yang tidak pernah berakhir. Menggunakan komparator dengan histeresis menghilangkan obrolan ini, membuat transisi sakelar lebih mulus. Seperti yang diilustrasikan pada Gambar 3, pembanding histeris menyajikan ambang batas yang berbeda untuk kenaikan (misalnya, V_T + 100 mV) vs. input jatuh (misalnya, V_T – 100mV). Histeresis di tingkat pembanding ditingkatkan oleh R_B dan R_T hingga 200 mV × (R_B + R_B )/R_B pada tingkat pasokan. Jika noise atau drop pada input supply di bawah histeresis ini, chatter dihilangkan. Ada cara untuk menambah atau meningkatkan histeresis jika yang disediakan oleh komparator tidak ada atau tidak mencukupi. Semua metode ini menggunakan umpan balik positif pada tap pembagi—misalnya, input komparator yang naik melompat lebih tinggi saat komparator trip. Untuk mempermudah, persamaan berikut mengasumsikan tidak ada histeresis intrinsik dalam komparator.

Gambar 3. Menambahkan histeresis ambang penguncian undervoltage dengan resistor dari tap pembagi ke output sakelar daya. (Sumber:Perangkat Analog)

Resistor dari Pembagi ke Output (Gambar 3):

Tambahkan resistor (R_H ) dari keran pembagi (input positif komparator) ke output sakelar daya. Ketika suplai mulai naik dari 0 V, input positif komparator di bawah V_T dan output komparator rendah, sehingga sakelar daya tetap mati. Asumsikan bahwa output sakelar berada pada 0 V karena beban sistem. Oleh karena itu, R_H sejajar dengan R_B untuk perhitungan ambang masukan. Ambang tegangan rendah masukan yang meningkat adalah V_T × ((R_B || R_H ) + R_T )/(R_B || R_H ), di mana R_B || R_H =R_B × R_H / (R_B + R_H ). Sakelar menyala di atas ambang batas ini, menghubungkan suplai ke sistem. Untuk menghitung ambang tegangan rendah masukan yang jatuh, R_H sejajar dengan R_T sejak sakelar ditutup, memberikan ambang tegangan rendah input jatuh sebagai:V_T × (R_B + (R_T || R_H ))/R_B , di mana R_T || R_H =R_T × R_H /(R_T + R_H ). Jika komparator itu sendiri memiliki beberapa histeresis, gantikan V_T dengan naik atau turunnya ambang pembanding pada persamaan sebelumnya. Ingat contoh Gambar 1, dengan V_T =1 V dan R_T =10 × R_B , di mana ambang naik dan turun adalah 11 V tanpa adanya histeresis komparator atau R_H . Menambahkan R_H =100 × R_B , seperti pada Gambar 3, memberikan ambang masukan naik 11,1 V dan ambang turun 10,09 V; yaitu, histeresis 1,01 V. Metode ini tidak bekerja untuk OVLO karena input yang naik mematikan sakelar daya, menyebabkan R_H untuk menarik input komparator lebih rendah (yang menghidupkan sakelar lagi) alih-alih lebih tinggi.

Menyalakan Resistor (Gambar 4):

Metode lain untuk menambahkan histeresis adalah dengan mengganti resistor yang mengubah nilai efektif resistor bawah. Resistor yang disaklarkan dapat paralel (Gambar 4a) atau seri (Gambar 4b). Perhatikan Gambar 4a:ketika V_IN rendah—misalnya, 0 V—output komparator (simpul UV atau OV) tinggi, menyalakan N-channel MOSFET M1 dan menghubungkan R_H secara paralel dengan R_B . Asumsikan bahwa resistansi-on M1 dapat diabaikan dibandingkan dengan R_H atau termasuk dalam R_H nilai. Ambang masukan yang meningkat sama seperti pada Gambar 3:V_T × ((R_B || R_H ) + R_T )/(R_B || R_H ). Sekali V_IN di atas ambang ini, output komparator rendah, mematikan M1 dan memutuskan R_H dari pembagi. Oleh karena itu, ambang batas input jatuh sama seperti pada Gambar 1:V_T × (R_B + R_B )/R_B . Melanjutkan contoh kita dengan V_T =1 V, R_T =10 × R_B , dan R_H =100 × R_B , ambang masukan naik adalah 11,1 V dan ambang batas turun adalah 11 V; yaitu, R_H menghasilkan histeresis 100 mV. Metode ini dan metode berikut dapat digunakan untuk penguncian tegangan kurang atau lebih karena tujuannya bergantung pada bagaimana output komparator menyala pada sakelar daya (tidak ditampilkan).

Gambar 4. Penambahan histeresis ambang penguncian undervoltage atau overvoltage dengan sakelar (a) resistor shunt atau arus dan (b) resistor seri. (Sumber:Perangkat Analog)

Konfigurasi Gambar 4b memberikan ambang masukan yang meningkat sebagai V_T × (R_B + R_B )/R_B dan ambang masukan yang turun sebagai V_T × (R_B + R_H + R_B )/(R_B + R_H ). R_H =R_B /10 pada Gambar 4, memberikan 11 V sebagai ambang masukan naik dan 10,091 V sebagai ambang turun—yaitu, histeresis 909 mV. Ini menunjukkan bahwa konfigurasi Gambar 4b membutuhkan R_H . yang jauh lebih kecil untuk menghasilkan histeresis yang jauh lebih besar.

Mengalihkan Arus (Gambar 4a):

Resistor R_H dari Gambar 4a dapat diganti dengan sumber arus I_H . Metode ini digunakan pada pengontrol prioritas LTC4417 dan LTC4418. Saat V_IN rendah, output tinggi komparator memungkinkan I_H . Pada ambang masukan naik, masukan negatif komparator berada pada V_T . Oleh karena itu, arus di R_T adalah saya_H + V_T /R_B , menghasilkan ambang batas naik sebagai V_T + (Saya_H + V_T /R_B ) × R_T =V_T × (R_B + R_B )/R_B + Saya_H × R_B . Sekali V_IN berada di atas ambang batas ini, saya_H dimatikan oleh output rendah komparator. Oleh karena itu, ambang batas jatuh sama seperti pada Gambar 1:V_T × (R_B + R_B )/R_B , dan histeresis ambang masukan adalah I_H × R_B .

Arus Bias Pembagi Resistif

Persamaan sebelumnya mengasumsikan bahwa arus bias input dari input komparator adalah nol sedangkan contoh hanya mempertimbangkan rasio resistor, bukan nilai absolut. Input komparator memiliki kedua tegangan offset input (V_OS ), ketidakakuratan referensi (yang dapat dikalahkan dengan V_OS ), dan bias masukan atau arus bocor (I_LK ). Asumsi kebocoran nol berhasil jika arus bias pembagi, V_T /R_B pada titik trip Gambar 1, jauh lebih besar dari kebocoran input. Misalnya, arus pembagi yang 100 kali arus bocor input menjaga kesalahan ambang input yang disebabkan kebocoran di bawah 1%. Metode lain adalah membandingkan kesalahan ambang batas yang diinduksi kebocoran dengan yang dari tegangan offset. Ketidakidealan pembanding mengubah persamaan ambang batas tegangan masukan Gambar 1 menjadi:(V_T ± V_OS ) × (R_B + R_B )/R_B ± I_LK × R_B (mirip dengan persamaan arus histeris sebelumnya), yang dapat ditulis ulang sebagai (V_T ± V_OS ± I_LK × R_B × R_B /(R_B + R_B )) × (R_B + R_B )/R_B . Kebocoran input muncul sebagai kesalahan pada tegangan ambang komparator dan kesalahan ini dapat diminimalkan dalam kaitannya dengan tegangan offset—yaitu, I_LK × (R_B || R_B ) OS , dengan pemilihan resistor yang tepat.

Sebagai contoh, pengontrol proteksi undervoltage dan overvoltage LTC4367 memiliki kebocoran maksimum ±10 nA untuk pin UV dan OV sedangkan tegangan offset ambang batas 500 mV komparator pin UV/OV adalah ±7,5 mV (±1,5% dari 500 mV). Menganggarkan kebocoran sebesar ±3 mV (±0,6% dari 500 mV, atau kurang dari setengah offset 7,5 mV) yang menyebabkan kesalahan ambang memberikan R_B || R_B <3 mV/10 nA =300 kΩ. Untuk menyiapkan ambang tegangan kurang input 11 V dengan ambang batas pembanding 0,5 V memerlukan R_T =R_B × 10,5 V/0,5 V =21 × R_B . Oleh karena itu, R_B || R_B =21 × R_B /22 <300 kΩ, memberikan R_B <315,7 kΩ. Nilai standar 1% terdekat untuk R_B adalah 309 kΩ, menghasilkan R_T menjadi 6,49 MΩ. Arus bias pembagi pada titik trip adalah 0,5 V/309 kΩ =1,62 A, yaitu 162 kali arus bocor 10 nA. Analisis semacam ini penting ketika meminimalkan arus pembagi tanpa meningkatkan kesalahan ambang batas karena arus bocor masukan komparator.

Kesimpulan

Pembagi resistif memungkinkan penyesuaian yang mudah dari tegangan rendah dan ambang penguncian tegangan lebih catu daya dengan sirkuit kontrol berbasis komparator yang sama. Kebisingan atau resistansi suplai memerlukan histeresis ambang untuk mencegah sakelar hidup dan mati berceloteh saat suplai melewati ambang batas. Beberapa metode berbeda untuk menerapkan histeresis penguncian undervoltage dan overvoltage telah ditunjukkan. Prinsip dasarnya adalah memiliki beberapa umpan balik positif di tap pembagi ketika komparator trip. Saat menambah atau meningkatkan histeresis IC pengontrol proteksi, beberapa metode bergantung pada ketersediaan keluaran komparator atau sinyal serupa pada pin keluaran IC. Saat memilih nilai resistor, harus diperhatikan bahwa kebocoran input komparator tidak menjadi sumber kesalahan ambang yang dominan. Serangkaian persamaan terkait yang komprehensif, termasuk yang ada di artikel ini, telah diterapkan dalam spreadsheet yang tersedia untuk diunduh.

Konten Terkait:

• Mengelola pengurutan dan pengawasan catu daya, bagian 1
• Mengelola pengurutan dan pengawasan catu daya, bagian 2
• Memilih catu daya bawaan
• Memilih catu daya eksternal
• Tantangan berikutnya dari desain berdaya rendah

Untuk lebih banyak Tertanam, berlangganan buletin email mingguan Tertanam.