Meningkatkan Keandalan Daya: Menambahkan Hysteresis ke Undervoltage/Overvoltage Lockout

Pembagi resistif meredam tegangan tinggi ke level yang dapat ditampung oleh rangkaian tegangan rendah tanpa overdrive atau kerusakan. Dalam rangkaian kontrol jalur daya, pembagi resistif membantu menetapkan ambang batas undervoltage dan overvoltage lockout pada pasokan daya. Rangkaian kualifikasi tegangan pasokan seperti ini ditemukan dalam sistem otomotif, instrumen portabel berbasis baterai, dan papan pemrosesan serta komunikasi data.

Undervoltage lockout (UVLO) mencegah sistem elektronik downstream beroperasi dengan tegangan pasokan daya yang terlalu rendah, yang dapat menyebabkan gangguan sistem. Misalnya, sistem digital dapat berperilaku tidak teratur atau bahkan terjam saat tegangan pasokan di bawah spesifikasi. Saat pasokan daya adalah baterai rechargeable, undervoltage lockout mencegah kerusakan baterai karena deep discharge. Overvoltage lockout (OVLO) melindungi sistem dari tegangan pasokan yang berbahaya tinggi. Karena ambang batas undervoltage dan overvoltage bergantung pada rentang operasi yang valid sistem, pembagi resistif digunakan untuk menetapkan ambang batas kustom dengan rangkaian kontrol yang sama. Hysteresis ambang diperlukan untuk mendapatkan fungsi lockout yang halus dan bebas getaran bahkan dalam kehadiran noise pasokan atau resistansi. Setelah membahas rangkaian UVLO/OVLO sederhana, artikel ini akan menyajikan beberapa metode sederhana untuk menambahkan hysteresis ambang, yang diperlukan ketika nilai default tidak mencukupi.

Rangkaian Undervoltage dan Overvoltage Lockout

Gambar 1 menunjukkan rangkaian undervoltage lockout (tanpa hysteresis untuk saat ini). Ia memiliki komparator dengan referensi tegangan positif (V_T) pada input negatifnya. Komparator mengontrol sakdaya daya yang membuka atau menutup jalur antara input pasokan daya dan sistem elektronik downstream. Input positif komparator terhubung ke pembagi resistif dari input. Jika pasokan diaktifkan dan mulai naik dari 0 V, output komparator awalnya rendah, mempertahankan sakdaya daya dalam posisi mati. Output komparator berpindah ketika input positifnya mencapai V_T. Pada saat ini, arus dalam resistor bawah adalah V_T/R_B. Arus yang sama mengalir di R_T jika komparator tidak memiliki bias current input. Oleh karena itu, tegangan pasokan saat komparator berpindah adalah V_T + R_T × V_T/R_B = V_T × (R_B + R_T)/R_B. Ini adalah ambang UVLO pasokan yang ditetapkan oleh pembagi resistif. Misalnya, V_T sebesar 1 V dan R_T = 10 × R_B menghasilkan ambang UVLO sebesar 11 V. Di bawah ambang ini, output komparator rendah, membuka sakdaya daya; di atas ambang UVLO ini, sakdaya ditutup dan pasokan mengalir untuk menyalakan sistem. Ambang dapat dengan mudah disesuaikan dengan mengubah rasio R_B dan R_T. Nilai absolut resistor ditetapkan oleh jumlah budget bias current untuk pembagi (selengkapnya nanti). Untuk menetapkan ambang OVLO, cukup tukarkan dua input komparator (misalnya, lihat komparator bawah dalam Gambar 2) sehingga input yang naik memaksa output komparator rendah dan membuka sakdaya.

Gambar 1. Rangkaian undervoltage lockout pasokan daya menggunakan pembagi resistif, komparator, dan sakdaya daya. (Sumber: Analog Devices)

Sementara bukan fokus artikel ini, sakdaya dapat diimplementasikan dengan MOSFET N-channel atau P-channel. Diskusi sebelumnya mengasumsikan sakdaya MOSFET N-channel yang terbuka (resistansi tinggi) ketika tegangan gate rendah (misalnya, 0 V). Untuk menutup sepenuhnya (resistansi rendah) MOSFET N-channel, tegangan gate harus lebih tinggi dari pasokan setidaknya sebesar tegangan ambang MOSFET, yang memerlukan charge pump. Pengontrol perlindungan seperti LTC4365, LTC4367, dan LTC4368 mengintegrasikan komparator dan charge pump untuk menggerakkan MOSFET N-channel sambil tetap mengonsumsi quiescent current rendah. MOSFET P-channel tidak memerlukan charge pump namun polaritas tegangan gate terbalik; yaitu, tegangan rendah menutup sedangkan tegangan tinggi membuka sakdaya MOSFET P-channel.

Kembali ke pembagi resistif: rangkaian tiga resistor menetapkan ambang undervoltage dan overvoltage lockout (Gambar 2), menghemat bias current satu pembagi dibandingkan dengan menggunakan dua string resistor terpisah. Ambang UVLO adalah V_T × (R_B + R_M + R_T)/(R_B + R_M) sedangkan ambang OVLO adalah V_T × (R_B + R_M + R_T)/R_B. Gerbang AND menggabungkan output dari dua komparator sebelum mengirimkannya ke sakdaya daya. Oleh karena itu, sakdaya daya ditutup untuk memberi daya pada sistem ketika tegangan input berada di antara ambang undervoltage dan overvoltage; jika tidak, sakdaya terbuka, memutuskan pasokan dari sistem. Jika konsumsi arus pembagi bukan perhatian, pembagi undervoltage dan overvoltage terpisah memberikan lebih banyak fleksibilitas dalam menyesuaikan setiap ambang secara independen satu sama lain.

Gambar 2. Undervoltage dan overvoltage lockout menggunakan satu pembagi resistif. (Sumber: Analog Devices)

Undervoltage dan Overvoltage Lockout dengan Hysteresis

Dalam Gambar 1, jika pasokan daya naik lambat dan memiliki noise atau jika pasokan memiliki resistansi inherent (seperti dalam baterai) yang menyebabkan tegangan turun dengan arus beban, output komparator akan berpindah tinggi dan rendah berulang kali saat input melintasi ambang UVLO-nya. Ini karena input positif komparator berulang kali naik dan turun di atas dan di bawah ambang V_T karena noise input atau turunnya karena arus beban melalui resistansi pasokan. Untuk rangkaian berbasis baterai, ini dapat menjadi osilasi yang tak berujung. Menggunakan komparator dengan hysteresis menghilangkan getaran ini, membuat transisi sakdaya lebih halus. Seperti diilustrasikan dalam Gambar 3, komparator histeretik menyajikan ambang yang berbeda untuk input naik (misalnya, V_T + 100 mB) versus input turun (misalnya, V_T – 100 mB). Histeresis pada level komparator diskalakan oleh R_B dan R_T menjadi 200 mV × (R_B + R_T)/R_B pada level pasokan. Jika noise atau turunnya pada input pasokan di bawah histeresis ini, getaran dihilangkan. Ada cara untuk menambahkan atau meningkatkan histeresis jika yang disediakan oleh komparator tidak ada atau tidak mencukupi. Semua metode ini menggunakan umpan balik positif pada titik tap pembagi—misalnya, input komparator yang naik melompat lebih tinggi saat komparator berpindah. Untuk kesederhanaan, persamaan berikut mengasumsikan tidak ada histeresis intrinsik dalam komparator.

Gambar 3. Menambahkan histeresis ambang undervoltage lockout dengan resistor dari titik tap pembagi ke output sakdaya daya. (Sumber: Analog Devices)

Resistor dari Pembagi ke Output (Gambar 3):

Tambahkan resistor (R_H) dari titik tap pembagi (input positif komparator) ke output sakdaya daya. Saat pasokan mulai naik dari 0 V, input positif komparator di bawah V_T dan output komparator rendah, mempertahankan sakdaya daya dalam posisi mati. Asumsikan output sakdaya berada pada 0 V karena beban sistem. Oleh karena itu, R_H berada paralel dengan R_B untuk perhitungan ambang input. Ambang undervoltage input naik adalah V_T × ((R_B || R_H) + R_T)/(R_B || R_H), di mana R_B || R_H = R_B × R_H/ (R_B + R_H). Sakdaya menyala di atas ambang ini, menghubungkan pasokan ke sistem. Untuk menghitung ambang undervoltage input turun, R_H berada paralel dengan R_T karena sakdaya ditutup, memberikan ambang undervoltage input turun sebagai: V_T × (R_B + (R_T || R_H))/R_B, di mana R_T || R_H = R_T × R_H/(R_T + R_H). Jika komparator itu sendiri memiliki histeresis, ganti V_T dengan ambang komparator naik atau turun dalam persamaan sebelumnya. Ingat contoh Gambar 1, dengan V_T = 1 V dan R_T = 10 × R_B, di mana baik ambang naik maupun turun adalah 11 V dalam absence histeresis komparator atau R_H. Menambahkan R_H = 100 × R_B, seperti dalam Gambar 3, memberikan ambang input naik 11,1 V dan ambang turun 10,09 V; yaitu, histeresis sebesar 1,01 V. Metode ini tidak bekerja untuk OVLO karena input naik mematikan sakdaya daya, menyebabkan R_H menarik input komparator lebih rendah (yang menyalakan sakdaya lagi) alih-alih lebih tinggi.

Beralih Resistor (Gambar 4):

Metode lain untuk menambahkan histeresis adalah dengan beralih resistor yang mengubah nilai efektif resistor bawah. Resistor yang dialihkan dapat berada paralel (Gambar 4a) atau seri (Gambar 4b). Pertimbangkan Gambar 4a: ketika V_IN rendah—misalnya, 0 V—output komparator (simpul UV atau OV) tinggi, menyalakan MOSFET N-channel M1 dan menghubungkan R_H paralel dengan R_B. Asumsikan on-resistance M1 adalah tidak signifikan dibandingkan R_H atau termasuk dalam nilai R_H. Ambang input naik sama seperti dalam Gambar 3: V_T × ((R_B || R_H) + R_T)/(R_B || R_H). Setelah V_IN di atas ambang ini, output komparator rendah, mematikan M1 dan memutuskan R_H dari pembagi. Oleh karena itu, ambang input turun sama seperti dalam Gambar 1: V_T × (R_B + R_T)/R_B. Melanjutkan contoh kita dengan V_T = 1 V, R_T = 10 × R_B, dan R_H = 100 × R_B, ambang input naik adalah 11,1 V dan ambang turun adalah 11 V; yaitu, R_H menghasilkan histeresis sebesar 100 mV. Metode ini dan metode berikutnya dapat digunakan baik untuk undervoltage maupun overvoltage lockout karena tujuannya tergantung pada bagaimana output komparator menyalakan sakdaya daya (tidak ditampilkan).

Gambar 4. Menambahkan histeresis ambang undervoltage atau overvoltage lockout dengan resistor shunt yang dialihkan (a) atau resistor seri (b). (Sumber: Analog Devices)

Konfigurasi Gambar 4b memberikan ambang input naik sebagai V_T × (R_B + R_T)/R_B dan ambang input turun sebagai V_T × (R_B + R_H + R_T)/(R_B + R_H). R_H = R_B/10 dalam Gambar 4, memberikan 11 V sebagai ambang input naik dan 10,091 V sebagai ambang turun—yaitu, histeresis 909 mV. Ini menunjukkan bahwa konfigurasi Gambar 4b membutuhkan R_H yang jauh lebih kecil untuk menghasilkan histeresis yang jauh lebih besar.

Beralih Arus (Gambar 4a):

Resistor R_H dari Gambar 4a dapat diganti dengan sumber arus I_H. Metode ini digunakan dalam pengontrol prioritas LTC4417 dan LTC4418. Saat V_IN rendah, output tinggi komparator mengaktifkan I_H. Pada ambang input naik, input negatif komparator berada pada V_T. Oleh karena itu, arus di R_T adalah I_H + V_T/R_B, menghasilkan ambang naik sebagai V_T + (I_H + V_T/R_B) × R_T = V_T × (R_B + R_T)/R_B + I_H × R_T. Setelah V_IN di atas ambang ini, I_H dimatikan oleh output rendah komparator. Oleh karena itu, ambang turun sama seperti dalam Gambar 1: V_T × (R_B + R_T)/R_B, dan histeresis ambang input adalah I_H × R_T.

Bias Current Pembagi Resistif

Persamaan sebelumnya mengasumsikan bahwa input bias current komparator adalah nol sementara contoh hanya mempertimbangkan rasio resistor alih-alih nilai absolut. Input komparator memiliki tegangan offset input (V_OS), ketidakakuratan referensi (yang dapat digabungkan dengan V_OS), dan input bias atau leakage current (I_LK). Asumsi leakage nol bekerja jika bias current pembagi, V_T/R_B pada titik trip Gambar 1, jauh lebih besar dari input leakage. Misalnya, arus pembagi yang 100 kali arus leakage input menjaga kesalahan ambang input yang disebabkan oleh leakage di bawah 1%. Metode lain adalah membandingkan kesalahan ambang yang disebabkan oleh leakage dengan itu dari offset voltage. Ketidaksempurnaan komparator mengubah persamaan ambang undervoltage input Gambar 1 menjadi: (V_T ± V_OS) × (R_B + R_T)/R_B ± I_LK × R_T (mirip dengan persamaan arus histeretik sebelumnya), yang dapat ditulis ulang sebagai (V_T ± V_OS ± I_LK × R_B × R_T/(R_B + R_T)) × (R_B + R_T)/R_B. Input leakage muncul sebagai kesalahan pada ambang tegangan komparator dan kesalahan ini dapat diminimalkan terkait dengan offset voltage—yaitu, I_LK × (R_B || R_T) < V_OS, dengan pemilihan resistor yang tepat.

Sebagai contoh, pengontrol perlindungan undervoltage dan overvoltage LTC4367 memiliki leakage maksimal ±10 nA untuk pin UV dan OV sementara ambang offset voltage komparator pin UV/OV sebesar 500 mV adalah ±7,5 mV (±1,5% dari 500 mV). Budgeting kesalahan ambang yang disebabkan oleh leakage ±3 mV (±0,6% dari 500 mV, atau kurang dari setengah dari offset 7,5 mV) memberikan R_B || R_T < 3 mV/10 nA = 300 kΩ. Untuk menetapkan ambang undervoltage input 11 V dengan ambang komparator 0,5 V membutuhkan R_T = R_B × 10,5 V/0,5 V = 21 × R_B. Oleh karena itu, R_B || R_T = 21 × R_B/22 < 300 kΩ, memberikan R_B < 315,7 kΩ. Nilai standar 1% terdekat untuk R_B adalah 309 kΩ, menghasilkan R_T sebesar 6,49 MΩ. Bias current pembagi pada titik trip adalah 0,5 V/309 kΩ = 1,62 µA, yang merupakan 162 kali arus leakage 10 nA. Analisis jenis ini penting saat meminimalkan arus pembagi tanpa meningkatkan kesalahan ambang karena input leakage current komparator.

Kesimpulan

Pembagi resistif memungkinkan penyesuaian mudah ambang undervoltage dan overvoltage lockout pasokan daya dengan rangkaian kontrol berbasis komparator yang sama. Noise atau resistansi pasokan memerlukan histeresis ambang untuk mencegah getaran sakdaya daya menyala dan mati saat pasokan melintasi ambang. Beberapa metode untuk mengimplementasikan histeresis undervoltage dan overvoltage lockout telah ditunjukkan. Prinsip esensial adalah memiliki umpan balik positif pada titik tap pembagi saat komparator berpindah. Saat menambahkan atau meningkatkan histeresis pada IC pengontrol perlindungan, beberapa metode bergantung pada ketersediaan output komparator atau sinyal serupa pada pin output IC. Saat memilih nilai resistor, perhatikan agar input leakage komparator tidak menjadi sumber dominan kesalahan ambang. Kumpulan lengkap persamaan terkait, termasuk yang dalam artikel ini, telah diimplementasikan dalam spreadsheet yang tersedia untuk diunduh.

Konten Terkait:

• Mengelola sekuensi dan supervisi pasokan daya, bagian 1
• Mengelola sekuensi dan supervisi pasokan daya, bagian 2
• Memilih pasokan daya bawaan
• Memilih pasokan daya eksternal
• Tantangan berikutnya dari desain daya rendah

Untuk lebih banyak konten Embedded, berlangganan newsletter harian mingguan Embedded.