Co-Simulation untuk Desain SoC Zynq: Mempercepat Verifikasi Hardware–Software
Perangkat System-on-Chip (SoC) heterogen seperti Xilinx Zynq-7000 dan Zynq UltraScale+ MPSoC memadukan sistem pemrosesan berkinerja tinggi dengan logika terprogram canggih. Integrasi ini memungkinkan desainer membangun sistem yang menyeimbangkan kontrol yang didorong CPU dengan pipeline rendah latensi berbasis PL—ideal untuk pemrosesan citra, otomatisasi industri, dan pemrosesan sinyal real-time.
Koneksi PS-to-PL dibangun berdasarkan rangkaian link Advanced eXtensible Interface (AXI) yang di-mapping memori yang mendukung peran master dan slave, memungkinkan komunikasi dua arah yang kuat antara software yang berjalan pada core ARM dan logika kustom dalam struktur FPGA.
Gambar 1. Arsitektur Zynq Menunjukkan Interkoneksi AXI antara PS dan PL (Sumber: Xilinx)
Ketika PS menangani konfigurasi atau kontrol, AXI Master umum pada processor menulis ke register di dalam IP core PL, mengarahkan perilaku mereka. Untuk tugas yang intensif data—seperti streaming frame video dari PL ke memori PS—AXI interface berkinerja tinggi digunakan, yang menuntut software yang lebih canggih untuk mengatur transfer DMA dan mengelola koherensi buffer.
Verifikasi interaksi PS-PL dikenal sulit. Survei Embedded Markets 2015 menyoroti debug sebagai tantangan desain teratas dan menekankan kebutuhan akan alat verifikasi yang lebih baik. Sementara bus-functional models dapat memberikan pemeriksaan awal, mereka seringkali kurang memiliki kedalaman yang diperlukan untuk memvalidasi driver dan aplikasi software nyata. Full functional models ada tetapi dapat terlalu mahal.
Verifikasi tradisional membagi alur: setiap blok divalidasi secara terisolasi, dan hanya setelah hardware pertama tiba, PS dan PL disatukan. Tim software biasanya memeriksa apakah kernel Linux memiliki driver dan entri device-tree yang diperlukan dengan menjalankan QEMU, hypervisor open-source yang meniru arsitektur ARM. Sebaliknya, tim logika memutus perintah yang meniru transaksi yang diinisiasi software untuk mengonfirmasi fungsionalitas PL.
Kedua pendekatan ini melewati handshake PS-PL yang sebenarnya, membuat bug integrasi yang halus sulit ditemukan dan mahal untuk diperbaiki lebih lama dalam siklus. Sementara development board dapat menyediakan solusi sementara, debug pada hardware nyata memerlukan penyisipan instrumentation logic, regenerasi bitstream, dan risiko drift perilaku.
Co-simulation hardware dan software menawarkan solusi proaktif: memungkinkan verifikasi bersamaan sebelum papan produksi ada, secara dramatis mengurangi waktu dan biaya debug. Ini juga memberikan desainer visibilitas penuh ke dalam status register dan traffic antar-domain, mempercepat deteksi defect.
HW & SW Co-simulation
Co-simulation memerlukan logic simulator untuk berkomunikasi dengan platform emulasi software. Aldec’s Riviera-PRO (2017.10) memperkenalkan bridge yang menghubungkan Riviera-PRO ke QEMU, memungkinkan software Zynq berbasis Linux untuk berjalan dalam siklus simulasi yang sama dengan HDL.
Gambar 2. Menjembatani lingkungan verifikasi HW dan SW (Sumber: Aldec)
Bridge memanfaatkan SystemC Transaction-Level Modelling (TLM) untuk mengekspos channel AXI antara QEMU dan Riviera-PRO, memungkinkan pertukaran data dua arah. Insinyur kemudian dapat menggunakan teknik debug canggih seperti HDL breakpoints, data-flow tracing, dan code-coverage analysis dalam Riviera-PRO, sementara sisi software menggunakan GDB untuk step melalui kernel dan driver code di QEMU.
Karena kernel Linux yang sama yang akan berjalan pada perangkat target di-latih di QEMU, developer dapat mengonfirmasi awal bahwa semua modul dan berkas konfigurasi yang diperlukan ada, mengurangi kejutan di tahap akhir.
Contoh PWM
Untuk mengilustrasikan alur kerja, pertimbangkan PWM IP core yang ditempatkan di PL dan terhubung ke PS melalui AXI interface umum. Software mengkonfigurasi register untuk mengatur duty cycle antara 0% dan 100%, kemudian memicu core. Memverifikasi core secara terisolasi melewati jalur kontrol yang diinisiasi PS; co-simulation penuh memastikan lebar pulsa dihasilkan dengan benar saat aplikasi Linux berjalan.
