Tips Tata Letak Berkecepatan Tinggi

Sebagian besar desain PCB dimulai dengan skema yang benar dan terverifikasi di tangan. Kerja keras kemudian mengubah desain skema menjadi PCB akhir kemudian harus dilakukan. Cukup sering, PCB akan gagal bekerja meskipun desain sirkuit asli telah dilakukan dengan hati-hati. Bahkan jika skema telah diverifikasi menggunakan simulasi, simulasi desain gagal untuk memperhitungkan bahwa spesifikasi tata letak PCB dapat memasukkan sumber kesalahan yang tidak terduga ke dalam implementasi desain. Ini terutama benar ketika menggunakan komponen kecepatan yang lebih baru dan lebih tinggi dengan kecepatan clock yang lebih tinggi terkait dalam sebuah desain. Selain itu, kecepatan transfer data antar perangkat juga terus meningkat dan tunduk pada jenis sumber kesalahan yang sama. Peningkatan kecepatan ini memungkinkan nilai kapasitansi dan induktansi kecil yang melekat pada tata letak PCB yang menyebabkan kegagalan implementasi desain PCB.

Seiring dengan memastikan bahwa PCB berfungsi, persyaratan tambahan yang berkaitan dengan toleransi desain Anda terhadap kebisingan yang terpancar dan jumlah kebisingan terpancar yang dikontribusikannya sangat penting untuk mendapatkan persetujuan desain akhir. Oleh karena itu, saat mengembangkan aplikasi PCB berikutnya yang menyertakan sinyal kecepatan tinggi, harus sangat berhati-hati untuk mengurangi masalah interferensi elektromagnetik.

Contoh sinyal kecepatan tinggi termasuk sinyal clock dan port komunikasi kecepatan tinggi. Dengan beberapa aturan sederhana, integritas sinyal desain Anda berikutnya dan tingkat interferensi elektromagnetik dapat ditingkatkan - tidak perlu model matematika yang rumit atau alat simulasi yang rumit dan mahal. Artikel ini akan menyajikan sejumlah aturan sederhana yang dapat diikuti untuk memastikan keberhasilan desain Anda berikutnya dengan sinyal kecepatan tinggi.

Latar Belakang

Di bagian ini kita akan membahas beberapa sumber kesalahan tata letak kecepatan tinggi dan konsep terkait, dengan bagian berikutnya menyediakan aturan umum untuk mengurangi sumber kesalahan ini.

1. Interferensi Elektromagnetik dan Kompatibilitas Elektromagnetik

Interferensi elektromagnetik adalah gangguan frekuensi radio yang mengganggu pengoperasian perangkat. Di sisi lain, kompatibilitas elektromagnetik mengacu pada pembatasan tingkat interferensi elektromagnetik yang dipancarkan perangkat. Semua perangkat memancarkan beberapa derajat interferensi elektromagnetik dan pada saat yang sama menyerap sejumlah interferensi elektromagnetik. Tujuan perancang PCB adalah untuk mengurangi kedua kuantitas ke tingkat yang wajar. Perhatikan juga bahwa ada standar FCC dan CISPR yang ditetapkan untuk tingkat EMI yang diizinkan untuk dipancarkan oleh perangkat.

2. Sinyal Jam

Sinyal clock, yang biasa digunakan untuk menggerakkan mikroprosesor dan port komunikasi, seharusnya merupakan gelombang persegi yang sempurna tetapi kenyataannya tidak. Mereka sebenarnya kombinasi sinyal pada frekuensi clock nominal dan frekuensi harmonik di atas frekuensi clock. Dengan demikian, EMI harus dipertimbangkan baik pada frekuensi clock yang digunakan dalam desain maupun harmonik frekuensi clock di atas frekuensi clock nominal.

3. Jalur Transmisi

Pada frekuensi yang lebih tinggi, efek saluran transmisi mulai berperan bahkan pada tingkat papan PCB. Kapanpun frekuensi garis sinyal menyebabkan sinyal tersebut memiliki panjang gelombang pada urutan jejak PCB terkait, impedansi karakteristik jejak harus dipertimbangkan untuk mencegah pemantulan karena ketidaksesuaian impedansi. Dalam pengertian yang paling umum, perancang PCB harus meluangkan waktu untuk mencocokkan impedansi jejak yang terkait dengan transceiver yang disambungkan oleh jejak tersebut. Menggunakan strip mikro (jejak lebar yang ditentukan di atas bidang daya) atau garis garis (jejak dengan lebar yang ditentukan antara dua bidang daya) adalah cara umum untuk mengontrol impedansi jalur transmisi tingkat PCB.

Juga umum untuk transceiver memiliki input impedansi tinggi. Dalam hal ini, jejak penghubung harus diakhiri dengan cara yang sesuai dengan impedansi karakteristik dari saluran transmisi yang terhubung dengannya. Ada beberapa teknik penghentian umum, tetapi menelitinya akan diserahkan kepada pembaca, karena teknik tersebut berada di luar cakupan artikel ini.

4. Crosstalk

Ketika dua jejak terletak di samping satu sama lain, mereka digabungkan secara induktif dan kapasitif (biasanya disebut sebagai cross talk) dengan cara yang memungkinkan satu untuk mengkompromikan operasi yang lain. Cara paling dasar untuk menghilangkan kebisingan semacam ini adalah dengan memisahkan jejak dengan jarak yang lebih jauh. Crosstalk juga dapat dikurangi dengan menggunakan power plane untuk menekan level crosstalk.

5. Sinyal Diferensial

Cara lain untuk menangani kebisingan di jalur komunikasi adalah dengan menggunakan sinyal diferensial. Sinyal diferensial memiliki potensial yang sama dan berlawanan. Dengan demikian, dua jejak bertanggung jawab untuk membawa sinyal antara perangkat dan nilai sinyal ditentukan oleh perbedaan potensial pada dua jejak, bukan potensi absolut dari jejak individu. Hal ini membuat sinyal diferensial kebal terhadap crosstalk dan secara efektif kebal terhadap kebisingan yang terpancar.

6. Kembalikan Area Saat Ini dan Loop

Saat mempertimbangkan tata letak frekuensi tinggi, jalur kembalinya sinyal juga harus dipertimbangkan. Saat bekerja dengan rangkaian DC, jalur balik akan menjadi jalur dengan resistansi terendah, tetapi saat mempertimbangkan sinyal AC jalur balik akan menjadi jalur dengan impedansi terendah. Hasilnya adalah jalur balik sinyal frekuensi tinggi akan berada tepat di samping jejak sinyal tersebut. Biasanya, perbedaan jalur balik tidak menjadi masalah ketika jejak sinyal dirutekan melalui ground plane, tetapi bisa menjadi masalah ketika ground plane rusak di bawah jejak sinyal. Hasilnya adalah istirahat di jalur kembalinya sinyal akan menjadi loop. Loop harus dihindari, karena merupakan radiator EMI yang jauh lebih efektif dan akan berdampak negatif pada EMC desain.

Tips Desain Praktis

Sekarang setelah kami menyajikan diskusi singkat tentang sumber kebisingan sinyal kecepatan tinggi, kami dapat melanjutkan untuk membahas kiat tata letak yang lebih spesifik.

Sebelum mengambil desain PCB kecepatan tinggi Anda berikutnya, Anda harus terlebih dahulu melihat persyaratan keseluruhan desain. Pertanyaan yang bagus untuk ditanyakan adalah:Berapa frekuensi tertinggi dalam sistem? Apakah Anda perlu menggunakan micro strip atau stripline untuk mencapai tingkat peredam bising yang dibutuhkan oleh desain? Apa sinyal sensitif dalam desain Anda? Apa toleransi minimum yang disyaratkan oleh produsen PCB? Apakah ada interkoneksi sensitif antara kelompok fungsional desain? Dengan jawaban ini, tampilan umum susunan dan komposisi papan dapat ditentukan.

1. Tumpukan Papan

Salah satu pertimbangan paling mendasar untuk desain sirkuit baru adalah susunan PCB. Jika tidak ada sinyal sensitif yang harus dijaga, Anda mungkin baik-baik saja menggunakan PCB 2 lapis standar. Jika Anda diminta untuk merutekan sinyal sebagai jalur strip, Anda harus menggunakan stackup 6 lapis. PCB 4 lapis juga bisa menjadi pilihan perantara yang baik.

Pertimbangan lain adalah jika Anda dapat membuat susunan sedemikian rupa sehingga bidang daya sangat dekat satu sama lain, Anda dapat mengurangi kebutuhan akan kapasitor decoupling bernilai kecil untuk digunakan dalam desain Anda. Terakhir, jika Anda dapat menemukan sumber dan sink sinyal kecepatan tinggi Anda secara berdekatan di PCB, Anda akan dapat menghilangkan sebagian besar EMI dan EMC yang terkait dengan sinyal tersebut.

2. Pesawat Listrik dan Darat

Persyaratan paling dasar untuk desain kecepatan tinggi adalah penerapan ground plane yang lengkap. Ini juga dapat sangat bermanfaat untuk menyertakan bidang daya yang lengkap juga, tetapi itu mengharuskan desain didasarkan pada susunan empat lapis atau lebih tinggi. Ada juga manfaat untuk menemukan jejak sinyal yang sangat dekat dengan bidang daya, yang juga harus menginformasikan stackup yang digunakan dalam desain akhir.

Ketika memisahkan bagian dari power plane, penting juga untuk diingat bahwa sinyal kecepatan tinggi memiliki arus balik yang mengikuti jalur impedansi terendah dan bukan hambatan. Berhati-hatilah untuk tidak memutus jalur kembalinya sinyal berkecepatan tinggi antara sumbernya dan sink. Jika Anda harus menghancurkan pesawat darat, cobalah untuk tidak menjalankan jejak sinyal selama jeda ini. Jika Anda melakukannya, pertimbangkan untuk menghubungkan kembali bidang tanah di samping jejak sinyal dengan resistor 0 Ohm. Lebih ringkasnya, gunakan ground plane dan power plane yang seragam dan tidak terputus dalam desain Anda.

3. Topik Tambahan

Kapasitor decoupling penting dalam menciptakan jalur impedansi rendah ke ground dan daya untuk sinyal frekuensi tinggi. Secara umum, Anda perlu menggunakan sejumlah nilai kapasitor yang berbeda untuk menekan noise frekuensi tinggi di berbagai frekuensi. Saat menempatkan kapasitor, tempatkan kapasitor dengan nilai terendah yang paling dekat dengan perangkat yang Anda lindungi dan kemudian lanjutkan dengan batas nilai yang lebih besar dan lebih besar. Juga, pastikan bahwa kapasitor ditempatkan di antara perangkat dan bidang daya yang dipisahkan oleh kapasitor. Ini akan memastikan bahwa perangkat sebenarnya sedang dipisahkan oleh kapasitor.

Tip umum lainnya termasuk:
• Pembulatan jejak sudut dapat mengurangi tingkat EMI yang dipancarkan oleh sinyal. Ini karena perubahan mendadak pada jejak menyebabkan tingkat kapasitansi yang lebih tinggi dan juga menyebabkan pantulan sinyal berkecepatan tinggi.
• Untuk meminimalkan crosstalk antara jejak sinyal, termasuk yang berada di bidang yang berbeda, pastikan mereka saling bersilangan di sebelah kanan sudut.
• Hindari vias dalam jejak sinyal. Vias mengubah impedansi karakteristik jejak dan dapat menyebabkan refleksi. Juga, jika Anda perlu menggunakan vias dengan jejak sinyal diferensial, pertimbangkan untuk menempatkannya di kedua jejak untuk memastikan bahwa efeknya sama di kedua jejak.
• Pertimbangkan rintisan yang dibuat dengan menggunakan vias. Pertimbangkan untuk menggunakan vias buta atau burred sebagai pengganti vias konvensional.
• Pertimbangkan penundaan saat menggunakan solusi jam terdistribusi. Hindari cabang dan cocokkan panjang jejak dari jam ke perangkat yang terhubung. Sering disarankan untuk menggunakan driver jam.

Sumber Daya Bermanfaat
• Penelitian tentang Desain PCB Berkecepatan Tinggi dalam Sistem Aplikasi Tertanam
• Pemrosesan Isometrik Diferensial dan Verifikasi Simulasi Desain PCB Berkecepatan Tinggi
• Cara Mendesain Bidang Gambar untuk PCB Berkecepatan Tinggi
• Tantangan Desain PCB Berkecepatan Tinggi pada Integritas Sinyal dan Solusinya
• Metode Penindasan Pemantulan Sinyal pada Tata Letak PCB Berkecepatan Tinggi
• Analisis Integritas Sinyal dan Desain PCB pada Digital Berkecepatan Tinggi Sirkuit Campuran Analog
• Layanan Pembuatan PCB Fitur Lengkap dari PCBCart - Beberapa opsi Nilai tambah
• Layanan Perakitan PCB Tingkat Lanjut dari PCBCart - Mulai dari 1 buah