Optimisasi Desain PCB Kecepatan Tinggi untuk Sistem Tertanam

Pendahuluan

Sistem elektronik modern berkembang dalam arah kemasan kecil, skala besar, dan kecepatan tinggi seiring dengan meningkatnya kepadatan chip dalam SLSI (super-large-scale integration), yang timbul beberapa masalah yang tidak terhindarkan seperti bagaimana menganalisis dan menangani interkoneksi serta masalah tumpukan dalam desain sirkuit kecepatan tinggi. Saat ini, radio frekuensi produk elektronik mencapai ratusan atau ribuan MHz dan tepi naik serta tepi turun menjadi sangat curam, sehingga aturan tata letak PCB dan konstanta dielektrik bahan substrat sangat krusial untuk kinerja listrik sistem dalam proses merancang produk-produk ini.

Sebagai proses dan langkah penting dalam sebagian besar penelitian produk elektronik saat ini, desain PCB kecepatan tinggi telah melihat masalah utama termasuk masalah timing, gangguan kebisingan, dan EMI (interferensi elektromagnetik) yang solusinya terkait dengan operasi normal desain sistem.

Sekarang, metode desain tradisional menyebabkan keandalan dan tingkat keberhasilan produk yang rendah, yang memberikan nilai praktis tinggi dan harapan pasar luas untuk penelitian desain PCB kecepatan tinggi dalam sistem aplikasi tertanam.

Desain Skema Sistem

Gambar 1 menunjukkan rangka fungsi RTU (remote terminal unit) tertanam.

Dari Gambar 1, terlihat bahwa sistem ini adalah struktur komunikasi vertikal yang terdiri dari lapisan akumulasi data yang berisi unit energi listrik, unit sensor, dan unit pengukuran analog, lapisan transmisi data yang berisi gateway yang menyesuaikan data pada lapisan akumulasi data melalui perintah dari pusat insinyur penerima Internet, dan lapisan pemrosesan data yang diimplementasikan oleh perangkat lunak pemantauan APP, menyimpan dan menganalisis data secara real-time serta membuat kurva data yang dihadapkan ke antarmuka pengguna sehingga fleksibilitas dan efisiensi administrasi akumulasi data meningkat.

Rangka Kerja Hardware Sistem RTU

Hardware sistem RTU IoT tertanam ini terutama terdiri dari USB2.0, prosesor AT91SAM9263, CAN, SDRAM, Nand Flash, Data Flash, Ethernet controller, chip jam, antarmuka RS232/485, administrasi daya, dan bagian akumulasi data.

Diberdayakan oleh sistem operasi Linux, desain ini memiliki kemampuan memori dan administrasi perangkat yang lebih tinggi sehingga jadwal real-time multi-tugas diimplementasikan yang berisi algoritma kompleks dan protokol komunikasi yang bertanggung jawab atas koneksi jaringan, komunikasi data, dan akumulasi konfigurasi. Gambar 2 adalah papan sirkuit RTU yang dirancang dalam artikel ini.

Dengan mendukung dual stack IPv6 dan IPv4, sistem ini mampu melaksanakan ketepatan waktu dan kemampuan real-time. Dalam hal penyimpanan data, kebutuhan penyimpanan lokal dapat terpenuhi dalam kondisi komunikasi terputus. Dalam hal antarmuka komunikasi, sistem ini memiliki berbagai antarmuka komunikasi data lapangan termasuk RS485, RS232, dan CAN, mendukung protokol komunikasi Modbus RTU dan memenuhi persyaratan berbagai antarmuka dan berbagai tingkat komunikasi.

Desain PCB Sistem RTU

• Desain tumpukan PCB sistem

Jumlah lapisan PCB biasanya berkisar antara 2 hingga 32 berdasarkan tingkat kesulitan desain. PCB 6 lapis dalam desain ini ditentukan berdasarkan kepadatan kemasan komponen, ruang tata letak routing yang sempit, dan frekuensi sinyal tinggi. Distribusi lapisan PCB ini diilustrasikan dalam Gambar 3 di bawah ini.

Konfigurasi strip lines dipilih untuk FLASH dan SDRAM dalam sistem ini dan routing diimplementasikan pada Inner Signal 1 dan Inner Signal 2.

• Aturan keterbatasan PCB dalam sistem ini

Selama desain PCB kecepatan tinggi, kontinuitas impedansi dan EMI sangat dipengaruhi oleh jarak, panjang, dan lebar kabel serta pemrosesan adjacent dari loop. Kualitas tata letak komponen dan routing terkait dengan keberhasilan desain akhir sehingga aturan keterbatasan PCB harus dibuat secara wajar.

Hyper Lynx memiliki fungsionalitas interferensi dengan analisis grafik dan model IBIS dapat diterapkan untuk mensimulasikan transmisi loss, sinyal diferensial, dan model lubang lubang yang berubah dengan frekuensi. Jaringan utama disimulasikan sebelum routing oleh Line untuk meningkatkan struktur tumpukan PCB dan impedansi routing dan aturan keterbatasan jaringan routing PCB kecepatan tinggi dirancang sebelum hasil simulasi untuk meningkatkan efisiensi desain.

• Simulasi PCB sistem ini

Dalam proses desain PCB kecepatan tinggi, model transmisi linier ideal diterapkan untuk simulasi terminal depan dengan sinyal terbatas disimulasikan satu kali. Namun, garis transmisi pada terminal belakang PCB sebenarnya adalah garis routing PCB dengan pengaruh lubang lubang dan pergeseran plane. Dalam keadaan ini, hasil simulasi yang didapat sangat andal.

Dalam proses desain sirkuit inti sistem, resistor pencocokan terminal sinyal single-terminal diperlukan berada dalam rentang 40 hingga 60Ω dan nilai ambang crosstalk antara garis sinyal 165mV. Selain itu, untuk membuat jaringan kontroler DM9000 dan DM9161 dapat menyesuaikan diri dengan tingkat komunikasi 100Mbps dan impedansi diferensial harus berada dalam kategori 100±5Ω. Simulasi PCB diimplementasikan oleh perangkat lunak simulasi Hyper Lynx yang dikembangkan oleh Mentor Graphic pada SDRAM, garis diferensial Ethernet, integritas daya, dan EMC.

a. Desain SDRAM

Dalam proses desain strip line, crosstalk dan lubang lubang adalah penyebab utama penundaan waktu. Meski PCB diselesaikan sesuai dengan aturan routing yang ditentukan oleh alat simulasi Line, beberapa masalah tidak dapat dihindari seperti terlalu banyak pin komponen dan dimensi PCB yang terbatas. Oleh karena itu, perlu mensimulasikan beberapa jaringan secara tepat melalui alat simulasi Board.

Berdasarkan hasil simulasi, intensitas crosstalk jaringan analog EBI_D0 dan EBI_D2 melebihi 165mV. Kedua jaringan menyerang EBI_D1 dan mencari tempat coupling karena jarak yang tidak sesuai antara garis berbentuk ular di area penanda kuning. Hal ini dapat menunjukkan bahwa peningkatan jarak routing akan membantu menghilangkan masalah tersebut. Namun, yang benar-benar kita peduli adalah mengapa jaringan hack mengalami interferensi yang begitu kuat. Kemungkinan letak alasan adalah pilihan resistor yang tidak sesuai yang mengakibatkan impedansi tidak cocok. Hingga kini, resistensi yang ditentukan untuk resistor terminasi adalah 43.1Ω. Dalam kondisi excitasi 220MHz, analisis gelombang simulasi jaringan EBI_D1 ditunjukkan dalam Gambar 4 di bawah ini.

Berdasarkan Gambar 4, diskontinuitas impedansi terjadi pada garis transmisi EMI_D1 dan deformasi terjadi pada gelombang sinyal. Meskipun kegagalan awal sistem tidak dapat disebabkan, stabilitas operasi produk sulit dapat dijamin. Kembali ke simulasi Board, lubang lubang dan simulasi yang rusak diterapkan untuk mengubah resistensi terminal EBI_D0 dan EBI_D1 menjadi 46.9Ω. Oleh karena itu, diagram simulasi crosstalk setelah perubahan resistensi ditampilkan dalam Gambar 5 di bawah ini.

Berdasarkan gambar ini, dapat diilustrasikan bahwa sinyal jaringan telah membaik dan intensitas interferensi yang timbul pada EBI_D1 telah secara signifikan berkurang.

b. Desain bus diferensial Internet

Dengan atribut kecepatan tinggi dan interkoneksi 3GIO, modul simulasi Board yang dikembangkan oleh Hyper Lynx menerapkan jalur data serial super cepat dan teknologi sinkronisasi sumber berdasarkan bus sinyal diferensial, menyediakan skema solusi yang nyaman dan sangat efektif untuk desain PCB kecepatan tinggi. Keduanya DM9000 dan DM9161 dalam sistem ini memiliki dua pasang bus sinyal diferensial kecepatan tinggi: TX+, TX- dan RX+, RX- dengan impedansi diferensial sebesar 100Ω. Berdasarkan teori transmisi, impedansi diferensial dapat dihitung berdasarkan rumus: .

Dalam rumus ini, Z merujuk pada impedansi transmisi setiap garis sinyal, yang memiliki efek krusial pada jarak komunikasi dan kemampuan menahan kebisingan. Di sini DM9000 dipilih untuk transmisi diferensial ke jaringan TP_E_TX+ dan TP_E_TX-. Untuk mengurangi efek refleksi, resistor sebesar 100Ω ditempatkan paralel pada garis sinyal dengan lubang lubang diterapkan.

c. Desain integritas daya sistem ini

Gambar 6 adalah model distribusi daya dasar di mana arus ditransmisikan ke setiap carrier melalui lapisan daya dan kemudian ke lapisan ground.

Dalam proses desain PCB kecepatan tinggi, konsumsi energi pada setiap unit harus dihitung dalam sistem sirkuit dengan lebar jaringan daya yang didistribusikan dengan benar dan diperkuat dengan tepat.

Integritas daya 6 lapis dapat diringkas sebagai berikut: penurunan tekanan maksimum adalah 2.1mV, mendekati 0.06%; densitas arus maksimum adalah 16.3mA/m²; dalam kategori yang sesuai, jika densitas arus melebihi 50 mA/m², suhu PCB akan naik, yang mempengaruhi chip utama dan garis sinyal selama operasi. Peningkatan lebar tembaga mampu mengurangi densitas arus dan peningkatan ketebalan kabel sinyal membantu dalam menurunkan suhu PCB.

d. Analisis kompatibilitas elektromagnetik sistem

Interferensi elektromagnetik biasanya ditransmisikan sebagai carrier dengan sinyal berguna melalui cara coupling. Dalam desain ini, perangkat lunak simulasi Hyper Lynx diterapkan untuk menganalisis intensitas radiasi PCB setelah desain awal. Garis sinyal krusial, D4, dipilih antara ARM9 dan SDRAM dengan posisi probe masing-masing 3m dan 10m. Dalam situasi sumber excitasi 220MHz, data simulasi standar internasional FCC dan CISPR dapat didapatkan, ditampilkan dalam Gambar 7 di bawah ini.

Berdasarkan hasil simulasi, jarak pendek ke PCB menyebabkan radiasi tinggi dari papan sirkuit dan radiasi berubah dengan perubahan frekuensi sinyal. Dalam proses desain sirkuit kecepatan tinggi, anti-interferensi PCB dapat dioptimalkan sementara radiasi kebisingan harus dikurangi.

Sumber Berguna
• Tips Tata Letak Kecepatan Tinggi
• Teknik Routing PCB Kecepatan Tinggi untuk Mengurangi Pengaruh EMI
• Kesalahpahaman dan Strategi pada Desain PCB Kecepatan Tinggi
• Teknologi Fabrikasi PCB Komponen Tertanam
• Teknologi Tertanam dan Prosedur Pemasangan PCB Komponen Tertanam
• Layanan Manufaktur PCB Fitur Lengkap dari PCBCart - Beberapa Opsi Nilai Tambah
• Layanan Pemasangan PCB Canggih dari PCBCart - Mulai dari 1 potong