Tips Tata Letak PCB Kecepatan Tinggi Terbukti untuk Desain yang Terpercaya

Kebanyakan desain PCB dimulai dengan skematik yang benar dan terverifikasi di tangan. Kerja keras untuk kemudian mengonversi desain skematik menjadi PCB akhir harus dilakukan. Cukup sering, PCB akan gagal bekerja meskipun desain sirkuit asli telah dilakukan dengan hati-hati. Bahkan jika skematik telah diverifikasi menggunakan simulasi, apa yang tidak diperhitungkan oleh simulasi desain adalah bahwa spesifik tata letak PCB dapat memasukkan sumber error yang tidak terduga ke dalam implementasi desain. Ini sangat benar ketika datang pada penggunaan komponen baru dan kecepatan lebih tinggi dengan kecepatan jam yang terkait dalam desain. Secara tambahan, kecepatan transfer data antara perangkat juga terus meningkat dan subjek pada jenis sumber error yang sama. Peningkatan kecepatan ini memungkinkan nilai kapasitansi dan induktansi kecil yang inherent dalam tata letak PCB untuk menyebabkan implementasi desain PCB gagal.

Serta memastikan bahwa PCB berfungsi, persyaratan tambahan mengenai toleransi desain Anda terhadap kebisingan radiasi dan jumlah kebisingan radiasi yang dihasilkannya sangat penting untuk mendapatkan persetujuan desain akhir. Seperti itu, saat mengembangkan aplikasi PCB Anda berikutnya yang termasuk sinyal kecepatan tinggi, perhatian besar harus diambil untuk mengurangi masalah interferensi elektromagnetik.

Contoh sinyal kecepatan tinggi termasuk sinyal jam dan port komunikasi kecepatan tinggi. Dengan beberapa aturan sederhana, integritas sinyal dan tingkat interferensi elektromagnetik desain Anda berikutnya dapat ditingkatkan - tidak perlu untuk model matematika yang kompleks atau alat simulasi yang melibatkan dan mahal. Artikel ini akan menyajikan sejumlah aturan sederhana ini yang dapat diikuti untuk memastikan keberhasilan desain Anda berikutnya dengan sinyal kecepatan tinggi.

Latar Belakang

Dalam bagian ini kita akan membahas beberapa sumber kesalahan tata letak kecepatan tinggi dan konsep terkait, dengan bagian berikutnya menyediakan aturan umum untuk mengurangi sumber-sumber kesalahan ini.

1. Interferensi Elektromagnetik dan Kompatibilitas Elektromagnetik

Interferensi elektromagnetik adalah kebisingan frekuensi radio yang mengganggu operasi sebuah perangkat. Di sisi lain, kompatibilitas elektromagnetik merujuk pada membatasi tingkat interferensi elektromagnetik yang dipancarkan oleh sebuah perangkat. Semua perangkat memancarkan beberapa tingkat interferensi elektromagnetik dan pada saat yang sama menyerap sejumlah interferensi elektromagnetik. Tujuan desainer PCB adalah untuk mengurangi kedua kuantitas ini ke tingkat yang wajar. juga layak untuk dicatat bahwa standar FCC dan CISPR yang telah ditetapkan untuk tingkat EMI yang diizinkan dipancarkan oleh perangkat.

2. Sinyal Jam

Sinyal jam, yang biasanya digunakan untuk menggerakkan mikroprosesor dan port komunikasi, seharusnya merupakan gelombang persegi sempurna tetapi mereka tidak dalam kenyataan. Mereka sebenarnya merupakan kombinasi sinyal pada frekuensi jam nominal dan frekuensi harmonik di atas frekuensi jam. Seperti itu, EMI harus dipertimbangkan pada frekuensi jam yang digunakan dalam desain dan harmonik frekuensi jam di atas frekuensi jam nominal.

3. Garis Transmisi

Pada frekuensi yang lebih tinggi, efek garis transmisi mulai memainkan peran bahkan pada tingkat papan PCB. Setiap kali frekuensi sebuah jalur sinyal menyebabkan sinyal tersebut memiliki panjang gelombang dalam urutan yang terkait dengan jejak PCB, impedansi karakteristik jejak harus dipertimbangkan untuk mencegah refleksi karena ketidaksesuaian impedansi. Dalam arti paling umum, desainer PCB harus mengambil waktu untuk mencocokkan impedansi jejak yang terkait dengan transceiver yang dihubungkan oleh jejak tersebut. Menggunakan micro strip (jejak dengan lebar yang ditentukan atas daya plane) atau stripline (jejak dengan lebar yang ditentukan antara dua daya plane) adalah cara umum untuk mengontrol impedansi garis transmisi tingkat PCB.

juga umum bagi transceiver untuk memiliki input impedansi tinggi. Dalam hal ini, jejak yang menghubungkan harus di-terminasi dengan cara yang cocok dengan impedansi karakteristik garis transmisi yang dihubungkan. Ada beberapa teknik terminasi umum, tetapi mempelajari mereka akan ditinggalkan kepada pembaca, karena mereka di luar cakupan artikel ini.

4. Crosstalk

Ketika dua jejak terletak di samping satu sama lain, mereka terkapasitif dan terinduktif coupled (sering disebut sebagai crosstalk) dalam cara yang mungkin memungkinkan satu untuk mengesampingkan operasi yang lain. Cara paling dasar untuk menghilangkan jenis kebisingan ini adalah dengan memisahkan jejak dengan jarak yang lebih besar. Crosstalk juga dapat diurangi dengan penggunaan daya plane untuk menekan tingkat crosstalk.

5. Sinyal Diferensial

Cara lain untuk menangani kebisingan dalam jalur komunikasi adalah dengan menggunakan sinyal diferensial. Sinyal diferensial sama dan berlawanan dalam potensi. Akibatnya, dua jejak bertanggung jawab untuk membawa sinyal antara perangkat dan nilai sinyal ditentukan oleh perbedaan potensi pada dua jejak tersebut, bukan potensi absolut dari jejak individu. Ini menjadikan sinyal diferensial imun terhadap crosstalk dan efektif imun terhadap kebisingan radiasi.

6. Arus Kembali dan Area Loop

Saat mempertimbangkan tata letak frekuensi tinggi, jalur kembali dari sinyal juga harus dipertimbangkan. Saat bekerja dengan sirkuit DC, jalur kembali akan menjadi jalur dengan resistansi terendah, tetapi saat mempertimbangkan sinyal AC, jalur kembali akan menjadi jalur dengan impedansi terendah. Hasilnya adalah bahwa jalur kembali dari sinyal frekuensi tinggi akan berada langsung di samping jejak dari sinyal tersebut. Biasanya, perbedaan dalam jalur kembali bukanlah masalah ketika jejak sinyal dirute atas ground plane, tetapi bisa menjadi masalah ketika ground plane terputus di bawah jejak sinyal. Hasilnya adalah putusnya jalur kembali dari sinyal akan menjadi loop. Loop harus dihindari, karena mereka jauh lebih efektif sebagai radiator EMI dan akan berdampak negatif pada EMC desain.

Tips Desain Praktis

Sekarang setelah kami telah menyajikan diskusi singkat tentang sumber kebisingan sinyal kecepatan tinggi, kita dapat melanjutkan untuk membahas tips tata letak yang lebih spesifik.

Sebelum mengambil desain PCB kecepatan tinggi Anda berikutnya Anda harus terlebih dahulu melihat persyaratan keseluruhan desain. Pertanyaan yang baik untuk ditanyakan adalah: Apa frekuensi tertinggi dalam sistem? Apakah Anda perlu menggunakan micro strip atau stripline untuk mencapai tingkat penekanan kebisingan yang diperlukan oleh desain? Apa sinyal sensitif dalam desain Anda? Apa toleransi minimum yang diperlukan oleh pembuat PCB? Apakah ada interkoneksi sensitif antara grup fungsional desain? Dengan jawaban ini di tangan, pandangan umum tentang stackup dan komposisi papan dapat ditentukan.

1. Stackup Papan

Salah satu pertimbangan paling dasar untuk desain sirkuit baru adalah stackup PCB. Jika tidak ada sinyal sensitif yang harus dirawat Anda mungkin baik menggunakan PCB dua lapis standar. Jika Anda diwajibkan untuk merute sinyal sebagai strip lines Anda akan perlu menggunakan stackup enam lapis. PCB empat lapis juga bisa menjadi opsi perantara yang baik.

Pertimbangan lain adalah jika Anda dapat membuat stackup sehingga daya plane sangat dekat satu sama lain, Anda dapat mengurangi kebutuhan akan kapasitor decoupling nilai kecil yang akan digunakan dalam desain Anda. Akhirnya, jika Anda dapat menempatkan sumber dan sumur sinyal kecepatan tinggi Anda dekat satu sama lain pada PCB, Anda akan dapat menghilangkan sebagian besar EMI dan EMC yang terkait dengan sinyal tersebut.

2. Daya dan Ground Planes

Persyaratan paling dasar untuk desain kecepatan tinggi adalah implementasi ground plane yang lengkap. Ini juga bisa sangat bermanfaat untuk menyertakan daya plane yang lengkap juga, tetapi itu memerlukan desain didasarkan pada stackup empat lapis atau lebih tinggi. Ada juga manfaat untuk menempatkan jejak sinyal sangat dekat dengan daya plane, yang juga harus memberitahu stackup yang digunakan dalam desain akhir.

Saat memecah bagian daya plane, juga penting untuk mengingat bahwa sinyal kecepatan tinggi memiliki arus kembali yang mengikuti jalur dengan impedansi terendah dan bukan resistansi. Hati-hati untuk tidak memecah jalur kembali dari sinyal kecepatan tinggi antara sumber dan sumurnya. Jika Anda harus memecah ground plane coba untuk tidak menjalankan jejak sinyal atas putusan ini. Dalam hal Anda melakukannya, pertimbangkan untuk menghubungkan kembali ground plane di samping jejak sinyal dengan resistor 0 Ohm. Singkatnya, gunakan ground dan daya plane yang seutuh dan tidak terputus sebanyak mungkin dalam desain Anda.

3. Topik Tambahan

Kapasitor decoupling penting dalam menciptakan jalur impedansi rendah ke ground dan daya untuk sinyal frekuensi tinggi. Secara umum, Anda akan perlu menggunakan sejumlah nilai kapasitor yang berbeda untuk menekan kebisingan frekuensi tinggi di seluruh rentang frekuensi. Saat menempatkan kapasitor, letakkan kapasitor dengan nilai terendah terdekat dengan perangkat yang Anda lindungi dan kemudian lanjutkan dengan nilai cap yang lebih besar dan lebih besar. Juga, pastikan bahwa kapasitor ditempatkan antara perangkat dan daya plane yang di-decouple oleh kapasitor. Ini akan memastikan bahwa perangkat sebenarnya di-decouple oleh kapasitor.

Tips umum lainnya:
• Melengkungkan sudut jejak dapat mengurangi tingkat EMI yang dipancarkan oleh sinyal. Ini karena perubahan tiba-tiba dalam jejak mengarah pada tingkat kapasitansi yang lebih tinggi dan juga menyebabkan refleksi sinyal kecepatan tinggi.
• Untuk meminimalkan crosstalk antara jejak sinyal, termasuk yang berada pada plane yang berbeda, pastikan mereka saling bersilang pada sudut yang tepat.
• Hindari via dalam jejak sinyal. Via mengubah impedansi karakteristik jejak dan dapat menyebabkan refleksi. Juga, jika Anda perlu menggunakan via dengan jejak sinyal diferensial, pertimbangkan untuk meletakkan mereka di kedua jejak untuk memastikan bahwa efeknya sama di kedua jejak.
• Pertimbangkan stub yang dibuat oleh penggunaan via. Pertimbangkan untuk menggunakan via blind atau buried sebagai ganti via konvensional.
• Pertimbangkan keterlambatan saat menggunakan solusi jam terdistribusi. Hindari cabang dan cocokkan panjang jejak dari jam ke perangkat yang terhubung. Sering kali disarankan untuk menggunakan driver jam.

Sumber yang Membantu
• Penelitian Desain PCB Kecepatan Tinggi dalam Sistem Aplikasi Tertanam
• Pemrosesan Isometrik Diferensial dan Verifikasi Simulasi Desain PCB Kecepatan Tinggi
• Cara Mendesain Ground Plane untuk PCB Kecepatan Tinggi
• Tantangan Desain PCB Kecepatan Tinggi pada Integritas Sinyal dan Solusinya
• Metode Penekanan Refleksi Sinyal dalam Tata Letak PCB Kecepatan Tinggi
• Analisis Integritas Sinyal dan Desain PCB pada Sirkuit Digital-Analog Campuran Kecepatan Tinggi
• Layanan Manufaktur PCB Lengkap dari PCBCart - Opsi Nilai Tambah Berbagai
• Layanan Assembly PCB Canggih dari PCBCart - Mulai dari 1 potong