Desain PCB Kartu Kunci PCIe Kecepatan Tinggi Canggih - Penelitian dan Inovasi
Saat ini, perkembangan cepat teknologi internet menyaksikan aplikasi massal email, pembayaran online dan komunikasi pribadi. Di latar belakang ini, keamanan informasi telah menjadi tema penelitian krusial di seluruh dunia. Teknologi PKI (Infrastruktur Kunci Publik) menyediakan layanan keamanan dengan menggunakan teori dan teknologi kunci publik. Teknologi PCIE (Antarmuka Komponen Periferal Ekspres) telah menerima aplikasi luas dalam perangkat kecepatan tinggi sebagai standar bus I/O generasi ketiga yang menerapkan transmisi data serial dan teknologi interkoneksi titik-ke-titik. Dalam bidang desain sistem digital, frekuensi jam yangrelatif tinggi menyebabkan beberapa masalah dalam perspektif integritas sinyal, integritas daya dan crosstalk dan desain PCB tradisional gagal memenuhi persyaratan stabilitas sistem.
Artikel ini menawarkan skema desain PCB pada kartu kunci kecepatan tinggi berdasarkan PCIE sesuai dengan manfaat transmisi serial kecepatan tinggi PCIE.
Skema Desain Keseluruhan
Chip FPGA EP4CGX50CF23C6N yang termasuk Cyclone IV GX yang dirancang oleh Altera diterapkan dalam desain ini, mengintegrasikan modul hardcore IP PCIE dan mengimplementasikan desain kartu kunci transmisi data kecepatan tinggi 4. Empat jenis chip, chip 1, chip 2, chip 3 dan chip 4, mampu masing-masing mengimplementasikan algoritma SM1, SM2/SM3, SM4 dan SSF33 serta mengimplementasikan fungsionalitas inisialisasi kartu kunci, administrasi kunci rahasia, cadangan dan pemulihan serta manajemen otoritas. Kartu kunci diterapkan pada PC, terhubung dengan papan induk di PC melalui slot PCIE dan dikontrol oleh PC. IP hardcore dalam FPGA diterapkan untuk mengimplementasikan PCIE, yang mengakibatkan komunikasi antara inti PCIE dan modul kontrol dan cache SRAM. Sebagai pusat kontrol, NiosII mengimplementasikan fungsi perangkat lunak kartu kunci. Sementara itu, chip kunci tambahan mengimplementasikan komunikasi antara setiap modul antarmuka dan kartu kunci. Struktur perangkat keras kartu kunci diilustrasikan pada Gambar 1 di bawah.
Desain PCB Kecepatan Tinggi
• Stack-up dan tata letak
Desain stack-up adalah masalah paling signifikan yang harus dipertimbangkan dan desain stack-up yang wajar dapat menghambat radiasi EMI (Interferensi Elektromagnetik), membuat tegangan transien pada plane daya atau lapisan ground semakin kecil mungkin dan melindungi medan elektromagnetik sinyal dan daya. Secara umum, papan multi-lapisan dan beberapa daya diterapkan dalam desain sirkuit digital kecepatan tinggi. Desain stacking PCB diimplementasikan berdasarkan elemen komprehensif termasuk frekuensi jam sirkuit, biaya fabrikasi PCB, kepadatan pin, periode manufaktur dan keandalan. Selain itu, lapisan papan multi-lapisan harus dipertahankan simetris dan jumlah papan harus merupakan angka genap karena desain stacking yang tidak simetris akan menyebabkan penyimpangan papan. Kartu kunci yang dirancang dalam artikel ini terhubung dengan PC melalui slot PCIE dan ukuran dan bentuk papan sirkuit ditetapkan dengan tinggi sekitar 67 mm dan panjang sekitar 174 mm, mengonfigurasi pin antarmuka PCIE X4 di dasar. Sebagai akibat dari kepadatan komponen yang tinggi dan perutean tebal, jumlah lapisan PCB dipilih sebagai 6 lapisan dengan distribusi lapisan sinyal, lapisan daya, lapisan sinyal, lapisan daya, lapisan ground, lapisan sinyal. Desain ini berisi 3 lapisan sinyal, 1 lapisan ground dan 2 lapisan daya, yang menyediakan lingkungan yang diperlukan oleh integritas sinyal.
Setelah ditetapkannya stacking PCB, kelompok komponen dan tata letak harus diimplementasikan. Pertama, posisi komponen harus diprogram sesuai dengan dimensi dan pola PCB, mempertimbangkan koneksi garis, partisi fungsional dan trim dan keindahan di antara komponen. Kemudian, komponen harus didistribusikan secara wajar berdasarkan berbagai tingkatan tegangan komponen untuk membuat garis daya semakin pendek mungkin, yang mampu mengurangi interferensi noise daya dan meningkatkan stabilitas daya. Pemasangan chip harus memperhatikan hubungan antara rangkaian bantuan dan chip serta pemasangan osilator kristal di belakang pin jam. Komponen dengan noise tinggi harus dihindari untuk ditempatkan di sekitar osilator kristal dan harus dekat dengan komponen pengemunya. Lebih jauh, posisi setiap pin daya dan sinyal chip harus dipertimbangkan dengan posisi dan arahnya disesuaikan berdasarkan garis yang terhubung. Karena rasio panjang dan lebar kartu kunci lebih dari 2:1 dengan posisi slot PCIE, lubang beban dan indikator LED yang ditetapkan, tata letak komponen untuk komponen tetap harus dipertimbangkan terlebih dahulu dalam tata letak komponen. Selain itu, sebagai akibat dari jumlah besar garis koneksi antara komponen dan FPGA, tata letak komponen harus diimplementasikan dengan FPGA sebagai pusat sebelum posisi komponen lain sehingga ruang atas dan bawah PCB dapat dimanfaatkan secara efektif untuk memberi cukup ruang antara komponen dan komponen serta lubang penempatan.
• Desain daya
Dalam desain papan sirkuit kecepatan tinggi, desain sistem daya secara langsung terkait dengan keberhasilan seluruh sistem. Noise yang dihasilkan oleh daya dan ground harus dikurangi hingga minimum untuk memastikan keandalan produk. Penerapan skema distribusi daya dalam metode lapisan merujuk pada fakta bahwa daya didistribusikan melalui logam pada seluruh lapisan, mengurangi impedansi dan noise daya serta meningkatkan keandalan. Karena beberapa daya yang menjadi perhatian PCB, desain multi-lapisan daya harus diterapkan, mampu menghilangkan interferensi coupling impedansi bersama sebagai loop noise. Penerapan kapasitor decoupling mampu menyelesaikan masalah integritas daya karena kapasitor hanya dapat ditempatkan pada lapisan bawah atau lapisan atas PCB, berdasarkannya garis yang menghubungkan kapasitor decoupling harus pendek dan lebar. Menurut bahan chip, arus yang melewati garis daya dapat dihitung dan lebar kawat dapat ditentukan. Semakin lebar kawat, semakin banyak arus yang dapat ditangani. Rumus eksperimental diilustrasikan sebagai: W(lebar garis: mm) ≥ L(mm/A) × I(arus: A)
Beberapa daya pada PCB mendapatkan satu atau dua jenis daya dari papan daya menggunakan papan belakang dan daya kemudian dikonversi menjadi daya lain yang diperlukan oleh komponen. Konversi daya dibagi menjadi dua arsitektur: arsitektur daya terpusat dan arsitektur daya terdistribusi. Yang pertama merujuk pada daya yang disuplai oleh sumber daya independen kemudian dikonversi menjadi berbagai jenis daya yang diperlukan sementara yang terakhir merujuk pada konversi daya multilevel. Karena arsitektur daya terpusat memiliki kelemahan biaya tinggi dan area PCB yang besar, arsitektur daya terdistribusi diterapkan dalam desain ini. Kartu kunci kriptografis mengkhawatirkan 6 daya, termasuk 12 V, 3,3 V, 5 V, 2,5 V, 1,2 V dan 1,8 V. Desain ini dimulai dengan partisipasi daya 3,3 V dan 12 V dalam slot PCIE dan kemudian daya 3,3 V mampu menghasilkan daya 5 V dan daya 1,8 V melalui chip konversi tegangan, menyediakan daya untuk plug-in dan chip 3. Selanjutnya, daya 12 V dikonversi menjadi daya 2,5 V untuk menyediakan daya untuk FPGA dan chip 4. Terakhir, daya 2,5 V dikonversi menjadi daya 1,2 V untuk menyediakan daya untuk FPGA dan chip 2. Arsitektur daya terdistribusi kartu kunci kriptografis ditunjukkan pada Gambar 2 di bawah.
• Desain lubang melalui
Dalam proses tata letak desain untuk PCB multilevel dengan kepadatan tinggi, lubang melalui harus diterapkan, mentransmisikan sinyal dari satu lapisan ke lapisan lain untuk menyediakan komunikasi listrik antara lapisan. Desain posisi lubang melalui harus diimplementasikan dengan sangat hati-hati. Lubang melalui tidak boleh ditempatkan pada pad dan satu garis cetak dapat diterapkan untuk koneksi, jika tidak akan mengakibatkan masalah seperti tombstone dan pengolahan yang tidak mencukupi. Soldermask harus dilapisi pada pad lubang melalui dengan jarak diatur 4 mil dan lubang melalui tidak boleh ditempatkan di tengah pad untuk komponen chip di sisi pengolahan. Posisi lubang melalui diilustrasikan pada Gambar 3 di bawah.
Selain itu, posisi lubang melalui tidak boleh terlalu dekat dengan goldfinger yang sisi plug-in harus mengandung chamfer. Untuk membuat papan sirkuit dapat dicolok ke slot PCIE, chamfer (1~1,5)×45° dapat dirancang pada dua tepi sisi papan plug-in.
• Perutean sinyal kecepatan tinggi
Dalam proses perutean, distribusi harus disesuaikan secara wajar untuk membuat garis koneksi semakin pendek sehingga crosstalk dapat dikurangi. Dalam proses perutean sinyal digital kecepatan tinggi, lapisan sinyal dekat perutean multi-lapisan daya harus jauh dari permukaan referensi daya untuk menghindari pembentukan jalur kembali oleh arus sinyal.
Karena frekuensi sinyal jam sirkuit kecepatan tinggi relatif tinggi, jitter, drift dan deformasi sangat mempengaruhi sistem sehingga desain PCB kecepatan tinggi memerlukan interferensi gelombang sinyal yang kecil. Oleh karena itu, masalah distribusi jam dan perutean harus dipertimbangkan terlebih dahulu. Perutean harus diimplementasikan pada sinyal jam kecepatan tinggi dan perutean garis sinyal jam utama harus semakin pendek mungkin, lurus dan bebas dari lubang melalui dan bagian daya untuk mencegah crosstalk antara jam dan daya. Ketika beberapa jam dengan frekuensi berbeda diterapkan pada PCB yang sama, dua garis jam dengan frekuensi berbeda tidak boleh dipertahankan sejajar. Namun, untuk beberapa komponen yang menggunakan sinyal jam dengan frekuensi yang sama, jaringan dapat didistribusikan dengan tipe spider, tipe pohon dan tipe cabang.
Dalam kartu kunci kriptografis kecepatan tinggi, FPGA mendapatkan jam 66,66 MHz melalui osilator kristal pada PCB. Setelah looping dengan kunci intrinsik di dalam FPGA, jam dasar 200 MHz dihasilkan sebagai antarmuka untuk chip 2 dan chip 3 untuk mengoperasikan jam. Kemudian jam 100 MHz disediakan setelah rangkaian pembagi frekuensi intrinsik sebagai NiosII softcore dan jam kerja rangkaian perangkat keras di dalam FPGA. Frekuensi yang dibagi 16 MHz adalah jam kerja untuk chip 2 dan chip 3 sementara frekuensi yang dibagi 20 MHz adalah jam kerja untuk chip 1 dan chip 4. Distribusi jam ditampilkan pada Gambar 4 di bawah.
Transmisi sinyal kecepatan tinggi antara slot PCIE dan PC diimplementasikan oleh kartu kunci kriptografis kecepatan tinggi dengan cara perutean pasangan diferensial untuk menghindari masalah terkait integritas sinyal. Secara umum, garis ground tidak ditempatkan antara sinyal pasangan diferensial, jika tidak efek coupling antara sinyal pasangan diferensial akan hancur. Setelah perutean sinyal pasangan diferensial, tembaga ditempatkan di sekitar sinyal kecepatan tinggi PCB dengan ruang kosong sepenuhnya diisi dengan garis ground untuk meningkatkan kemampuan EMI sirkuit. Kunci perutean PCB adalah untuk mempertahankan simetri pasangan diferensial. Jika panjang pasangan diferensial tidak kompatibel, akurasi pembacaan dan penulisan data akan terpengaruh dengan penurunan laju transmisi data. Untuk memastikan validitas pembacaan data sistem dalam periode yang sama, perbedaan penundaan antara sinyal diferensial harus dipertahankan dalam kategori yang diizinkan dan panjang perutean harus persis sama. Oleh karena itu, perutean berbentuk ular dapat diterapkan untuk menyelesaikan masalah ini dengan menyesuaikan penundaan waktu. Dalam desain ini, komunikasi diimplementasikan oleh PC melalui PCIE dan kartu kunci kriptografis dan transmisi dan penerimaan sinyal kecepatan tinggi diimplementasikan oleh sinyal pasangan diferensial dengan panjang perutean PCB dikontrol dalam 25 mil. Diagram pencocokan panjang perutean berbentuk ular diilustrasikan pada Gambar 5.
Sumber Berguna
• Cara Merancang PCB Berkualitas Tinggi
• Elemen Desain PCB yang Mempengaruhi Manufaktur SMT
• Penelitian tentang Desain PCB Kecepatan Tinggi dalam Sistem Aplikasi Tertanam
• Pemrosesan Isometrik Diferensial dan Verifikasi Simulasi Desain PCB Kecepatan Tinggi
• Layanan Manufaktur PCB Full Feature dari PCBCart - Banyak opsi nilai tambah
• Layanan Perakitan PCB Canggih dari PCBCart - Mulai dari 1 potong
