Menguasai Pengendalian Impedansi untuk PCB Digital Kecepatan Tinggi

Teknologi pengendalian impedansi sangat penting dalam desain sirkuit digital kecepatan tinggi di mana metode efektif harus diadopsi untuk memastikan performa unggul PCB kecepatan tinggi.

Perhitungan Impedansi dan Pengendalian Impedansi dari Garis Transmisi Sirkuit Kecepatan Tinggi pada PCB

• Model Setara pada Garis Transmisi

Gambar 1 menunjukkan efek setara garis transmisi pada PCB, yang merupakan struktur termasuk resistor berseri dan kapasitor, resistor, serta inductor (model RLGC).

Nilai tipis resistor berseri berada dalam rentang 0,25 hingga 0,55 ohms/kaki dan nilai resistor dari resistor berganda biasanya tetap cukup tinggi. Dengan ditambahkannya resistansi, kapasitansi, dan induktansi parasit pada garis transmisi PCB, impedansi keseluruhan pada garis transmisi disebut sebagai impedansi karakteristik (Z₀). Nilai impedansi karakteristik relatif kecil pada kondisi di mana diameter garis besar, garis dekat dengan daya/ground atau konstanta dielektrik tinggi. Gambar 3 menunjukkan model setara garis transmisi dengan panjang dz, berdasarkannya impedansi karakteristik garis transmisi dapat diturunkan sebagai rumus: . Dalam rumus ini, L merujuk pada induktansi setiap satuan panjang pada garis transmisi sementara C merujuk pada kapasitansi setiap satuan panjang pada garis transmisi.

• Rumus Perhitungan Impedansi dan Penundaan Garis Transmisi pada PCB

Garis Transmisi pada PCB	Rumus Perhitungan Impedansi dan Penundaan

Dalam rumus di atas, Z₀ merujuk pada impedansi (Ohms), W merujuk pada lebar garis (inchi), T merujuk pada ketebalan garis (inchi), H merujuk pada jarak ke ground (inchi), merujuk pada konstanta dielektrik relatif substrat, dan t_PD merujuk pada waktu penundaan (ps/inch).

• Aturan Tata Letak Pengendalian Impedansi Garis Transmisi

Berdasarkan analisis di atas, unit penundaan impedansi dan sinyal tidak terkait dengan frekuensi sinyal tetapi terkait dengan struktur papan, konstanta dielektrik relatif bahan papan, dan atribut fisik routing. Kesimpulan ini sangat penting untuk memahami PCB kecepatan tinggi dan untuk desain PCB kecepatan tinggi. Lebih lagi, kecepatan transmisi garis transmisi sinyal di lapisan luar jauh lebih cepat dari pada di lapisan dalam sehingga elemen-elemen ini harus dipertimbangkan untuk pengaturan tata letak garis kunci.

Pengendalian impedansi adalah premis signifikan bagi implementasi transmisi sinyal. Namun, sesuai dengan struktur papan dan rumus perhitungan impedansi garis transmisi, impedansi hanya bergantung pada bahan PCB dan struktur lapisan PCB dengan lebar garis dan fitur routing yang tidak berubah untuk garis yang sama. Oleh karena itu, impedansi suatu garis tidak akan berubah pada lapisan berbeda PCB, yang tidak diizinkan dalam desain sirkuit kecepatan tinggi.

Sebuah PCB kecepatan tinggi dengan kepadatan tinggi dirancang untuk artikel ini dan sebagian besar sinyal pada papan memiliki persyaratan impedansi. Misalnya, garis sinyal CPCI harus memiliki impedansi 65 Ohms, sinyal diferensial 100 ohms dan sinyal lainnya semua 50 ohms masing-masing. Menurut ruang routing PCB, routing setidaknya sepuluh lapis harus digunakan dan rencana desain PCB 16 lapis ditentukan.

Karena ketebalan keseluruhan papan tidak boleh melebihi 2mm, terdapat beberapa kesulitan dalam hal stacking dengan beberapa masalah dipertimbangkan:

1). Setiap lapisan sinyal memiliki citra lapisan yang berdekatan untuk melindungi impedansi dan kualitas sinyal.

2). Setiap lapisan daya memiliki lapisan ground lengkap di sampingnya sehingga performa daya dapat dijamin dengan baik.

3). Stacking papan memerlukan keseimbangan, dengan menghindari benturan papan.

Konstanta dielektrik medium diatur menjadi 4,3. Berdasarkan desain stacking di atas, lebar garis dan jarak antara garis harus diatur sesuai dengan hasil perhitungan untuk memastikan persyaratan impedansi sinyal. Lebar garis diperoleh sebagai hasil berikut:

1). Lebar garis sinyal pada lapisan permukaan adalah 5 mils dengan impedansinya 58,7 Ohms.

2). Lebar garis sinyal CPCI pada lapisan permukaan adalah 4,5 mils dengan impedansinya 61,7 Ohms.

3). Lebar garis sinyal pada lapisan dalam adalah 4,5 mils dengan impedansinya 50,2 Ohms.

4). Lebar garis di area BGA pada lapisan dalam dan lapisan permukaan adalah 4 mils dengan impedansi lapisan permukaan 64,6 Ohms dan impedansi lapisan dalam 52,7 Ohms.

5). Lebar garis mikrostrip diferensial pada lapisan dalam adalah 5 mils dengan jarak antara garis 6 mils dan impedansi 100,54 Ohms.

6). Lebar garis stripline diferensial pada lapisan dalam adalah 4,5 mils dengan jarak antara garis 10 mils dan impedansi 96,6 Ohms.

Jarak antara garis diatur sebagai berikut:

1). Jarak antara garis sinyal (5 mils) pada lapisan permukaan adalah 5,0 mils.

2). Jarak antara garis sinyal CPCI (4,5 mils) pada lapisan permukaan adalah 9,0 mils.

3). Jarak antara garis sinyal (4,5 mils) pada lapisan dalam adalah 7,0 mils.

4). Jarak antara garis pada lapisan permukaan dan lapisan dalam adalah 4,0 mils.

5). Jarak antara garis sinyal diferensial pada lapisan dalam dan antara mereka dengan garis sinyal lainnya harus dipertahankan setidaknya 25 mils.

6). Jarak antara garis sinyal diferensial pada lapisan permukaan dan antara mereka dengan garis sinyal lainnya harus dipertahankan setidaknya 20 mils.

Setelah pencetakan PCB, impedansi papan uji diuji dengan penguji impedansi POLAR-Cits500 dengan hasil dalam tabel berikut. Data menunjukkan bahwa impedansi harus dikontrol dalam rentang 50 Ohm±%, 60 Ohm±% dan 100 Ohm±% dalam proses desain dan pembuatan PCB kecepatan tinggi.

Impedansi Preset (Ohm)	Impedansi Praktis (Ohm)
50	47,52-52,33
60	57,65-61,35
100	93,65-106,35

LVDS dan Pengendalian Impedansinya pada PCB

• LVDS

LVDS adalah jenis level transmisi sinyal serial kecepatan tinggi dengan keuntungan kecepatan transmisi tinggi, konsumsi daya rendah, kemampuan anti-interferensi yang kuat, jarak transmisi panjang dan pencocokan yang dapat dilakukan. Bidang aplikasi LVDS meliputi komputer, komunikasi dan konsumsi.

• Desain Impedansi LVDS

LVDS memiliki geseran tegangan hanya 350MV dengan jarak transmisi terpanjang lebih dari 10 meter. Untuk memastikan sinyal tidak terpengaruh oleh sinyal pantulan dalam proses transmisi sinyal pada garis transmisi, impedansi garis transmisi harus dikontrol dengan impedansi garis tunggal 50 Ohms dan impedansi diferensial 100 Ohms. Dalam aplikasi praktis, impedansi dapat dikontrol dengan menetapkan ketebalan stacking yang wajar dan parameter medium, menyesuaikan lebar garis dan jarak antara garis dan menghitung impedansi garis tunggal dan garis diferensial dengan bantuan beberapa alat simulasi analisis kecepatan tinggi.

Namun, sebagian besar waktu, relatif sulit untuk memenuhi persyaratan impedansi garis tunggal dan impedansi diferensial. Di satu sisi, rentang penyesuaian lebar garis W dan jarak antara garis S dikontrol oleh ruang desain fisik. Misalnya, routing dan lebar garis di konektor tepi dengan BGA atau DIP dipengaruhi oleh ukuran pad dan jarak. Di sisi lain, perubahan W dan S akan mempengaruhi hasil impedansi garis tunggal dan diferensial. Hingga saat ini, mudah dan nyaman untuk mengetahui hubungan antara lebar garis preset dan jarak garis.

• Aturan Routing LVDS

Secara umum, routing sinyal diferensial dilakukan sesuai dengan aturan desain impedansi, yang mampu memastikan kualitas LVDS. Dalam routing praktis, LVDS harus mematuhi aturan berikut:

1). Pasangan diferensial harus pendek sebanyak mungkin, garis harus lurus dan jumlah lubang lubur harus dikurangi. Jarak antara garis sinyal dalam pasangan diferensial harus sama. Semua aturan ini berkontribusi untuk menghindari routing panjang dan banyak pembelokan. Untuk pembelokan, pembelokan 45 derajat harus digunakan alih-alih 90 derajat.

2). Jarak antara pasangan diferensial harus dipertahankan lebih dari 10 kali untuk mengurangi crosstalk antara garis. Jika diperlukan, lubang ground dapat ditempatkan antara pasangan diferensial untuk isolasi.

3). LVDS tidak boleh dibelah melintasi permukaan. Meskipun dua sinyal diferensial adalah jalur kembali satu sama lain, jalur kembali sinyal tidak boleh dipotong karena pembelokan melintasi permukaan. Meskipun demikian, garis transmisi mungkin akan menyebabkan diskontinuitas impedansi karena kurangnya citra lapisan.

4). Hindari sinyal diferensial di antara lapisan. Dalam pembuatan PCB, akurasi perataan stacking di antara lapisan jauh lebih rendah daripada akurasi etching di dalam lapisan yang sama ditambah dengan kehilangan medium selama stacking, semuanya mengarah pada perubahan impedansi diferensial di antara pasangan diferensial.

5). Dalam desain impedansi, metode coupling harus digunakan.

6). Struktur stacking PCB yang tepat harus diatur untuk memastikan isolasi antara sinyal level tegangan dan LVDS. Jika memungkinkan, sinyal seperti TTL/CMOS kecepatan tinggi dapat diatur pada lapisan berbeda, terisolasi dari routing LVDS oleh lapisan ground dan daya.

7). Pasangan sinyal diferensial harus kompatibel dengan panjang routing.

Sumber Daya Berguna
• Elemen yang Mempengaruhi Impedansi Karakteristik PCB dan Solusi
• Pertimbangan Desain Impedansi untuk PCB Flex-Rigid
• Cara Menganalisis dan Melarang Impedansi Daya PCB Kecepatan Tinggi
• Pengendalian Impedansi Via dan Pengaruhnya terhadap Integritas Sinyal dalam Desain PCB
• Layanan Pembuatan PCB Full Feature dari PCBCart - Banyak Opsi Nilai Tambah
• Layanan Assembly PCB Lanjutan dari PCBCart - Mulai dari 1 potong