Konektor JTAG, Pinout, dan Antarmuka Komersial: Panduan Praktis
Pelajari tentang antarmuka dan konektor yang digunakan untuk mengimplementasikan JTAG.
Dalam diskusi sebelumnya kami mengeksplorasi standar dasar IEEE 1149.1, dengan fokus pada Port Akses Uji (TAP) yang mengatur mesin status TAP dan operasi boundary‑scan. Sementara aspek logis penting, desainer juga harus menguasai lapisan fisik—konektor, pinout, dan sekumpulan antarmuka JTAG komersial yang tersedia saat ini. Artikel ini menembus kesenjangan itu dengan perspektif praktis.
Konektor JTAG
Tidak ada satu konektor universal untuk JTAG. Sebagian besar papan menggunakan header standar—0,1" atau pitch lebih halus— untuk mengekspos sinyal yang diperlukan. TAP sendiri hanya membutuhkan empat atau lima pin (TDI, TDO, TCK, TMS, dan opsi nTRST), tetapi antarmuka eksternal apa pun juga harus menyuplai daya, ground, dan dapat menyediakan utilitas tambahan seperti reset sistem atau referensi tegangan.
Meskipun komunitas belum bersesuaian pada satu standar, beberapa konfigurasi header banyak diadopsi:
- ARM JTAG 20 (20‑pin 0,1" dilindungi)
- ARM JTAG 14 dan TI JTAG 14 (14‑pin 0,1" atau 0,05")
- STDC14 (STMicroelectronics), OCDS 16‑pin (Infineon, PDF)
- CoreSight 10 & 20, MIPI 34, Mictor 38
- Konektor Segger J‑Link dan J‑Trace, yang sangat mirip dengan ARM JTAG 20
Gambar 1 mengilustrasikan bentuk dan pitch header pria paling umum yang digunakan untuk koneksi JTAG.
Gambar 1. Header umum untuk antarmuka JTAG.
Detail pinout untuk konektor yang berbeda diringkas dalam Gambar 2. Sinyal JTAG standar (TDI, TDO, TCK, TMS, nTRST) coexist dengan SWDIO, SWCLK, dan SWO untuk Serial Wire Debug ARM. Pin tambahan—seperti nSRST untuk reset sistem penuh dan VTREF untuk referensi tegangan sisi target—mengaktifkan kemampuan debugging lanjutan dan pergeseran level.
Gambar 2. Pinout antarmuka JTAG kunci pada header pria dilindungi 0,1".
Antarmuka JTAG Komersial
Pabrikan hardware menawarkan spektrum probe JTAG, dari solusi open‑source hingga alat industri premium:
- Black Magic Probe (BMP) – antarmuka JTAG ARM open‑source yang didukung oleh 1BitSquared dan Black Sphere Technologies, didukung luas oleh firmware komunitas.
- Segger J‑Link – standar industri, menjual di bawah $100 dengan lisensi pendidikan dan $400–$1.000 untuk model komersial. J‑Trace yang lebih canggih menargetkan penerapan industri pada $1.700–$2.500.
- Probe spesifik vendor: seri STLINK STMicroelectronics (V2, V3SET), Atmel‑ICE Microchip, S32 Debug Probe NXP, dan lainnya.
- Kabel unduhan FPGA: Xilinx Platform Cable II, Intel FPGA Download Cable II (dulu Altera USB‑Blaster II), terutama digunakan untuk pemrograman bitstream.
Secara internal, probe low‑end tipikal terdiri dari:
- Mikrokontroler yang mengatur komunikasi TAP.
- Antarmuka USB, baik bawaan atau melalui chip gaya FTDI.
- Rantai pergeseran level untuk menyesuaikan level logis target.
- Kontrol switching dan pull‑up untuk integritas sinyal.
Sebagian besar biaya didorong oleh firmware yang canggih yang membuka fitur lengkap Arm CoreSight, sebagaimana ditunjukkan oleh hardware dan software Black Magic Probe yang tersedia publik di GitHub.
Kesimpulan
Kami telah memeriksa lapisan fisik JTAG—dari standar konektor dan pinout hingga probe komersial yang membawa teknologi ke laboratorium dan lantai produksi. Langkah logis berikutnya adalah penyelidikan lebih dalam ke arsitektur Arm CoreSight dan antarmuka debugnya (ADI), termasuk popularitas yang meningkat Serial Wire Debug sebagai alternatif JTAG.
