Desain referensi menyederhanakan manajemen daya FPGA

Perangkat yang dilengkapi dengan IC manajemen daya (PMIC) cenderung lebih pintar dan efisien, karena mengatur aliran energi dari dalam dan luar perangkat. PMIC membantu perangkat ini menggunakan daya secara lebih efisien sekaligus memperpanjang masa pakainya. Oleh karena itu, permintaan akan komponen tersebut meningkat pesat.

Salah satu faktor terpenting dalam sistem berbasis FPGA adalah manajemen daya. Menghidupkan FPGA memerlukan analisis sistem yang cermat, dan teknik yang sama hampir selalu dapat digunakan untuk ASIC.

Insinyur menghabiskan sebagian besar waktu mereka untuk memprogram dan tidak ingin membuang waktu dan energi untuk memikirkan merancang catu daya yang tepat. Faktanya, pendekatan terbaik untuk pengiriman daya adalah dengan menggunakan desain yang kuat, fleksibel, dan teruji yang memenuhi persyaratan dan dapat disesuaikan dengan desain.

Tegangan yang memasok inti FPGA tunduk pada variasi arus lebar yang ditandai dengan laju perubahan tegangan yang sangat tinggi. Hal ini membutuhkan pengontrol untuk dapat mengirimkan langkah arus ke beban sambil meminimalkan perubahan tegangan outputnya.

Rel daya ganda, pengurutan penyalaan, toleransi ketat, respons transien, keandalan sistem, biaya solusi total, dan ukuran — ini adalah hal-hal yang menjadi perhatian desainer saat memberi daya pada FPGA. Salah satu cara untuk mengatasi tantangan ini adalah dengan menggunakan desain referensi.

Baru-baru ini, Renesas Electronics merilis tiga desain referensi PMIC untuk memberi daya pada beberapa rel suplai FPGA Xilinx. Desain referensi memungkinkan pengelolaan feed rel yang mudah dalam sistem SoC Xilinx Artix-7 FPGA, Spartan-7 FPGA, dan Zynq-7000. Berdasarkan PMIC multi-fase, solusi paket BGA Renesas menawarkan solusi turnkey yang mudah digunakan yang memungkinkan satu proyek mendukung berbagai tingkat kecepatan Xilinx dan jenis memori DDR seperti DDR3, DDR3L, DDR4, LPDDR2, dan LPDDR3.

Tiga desain referensi — ISL91211A-BIK-REFZ, ISL91211A-BIK-REFZ, dan ISL91211AIK-REFZ — didasarkan pada ISL91211AIK dan ISL91211BIK PMIC Renesas dalam paket BGA.

Papan desain referensi ISL91211A-BIK-REFZ untuk perangkat Artix-7 menggunakan PMIC multi-fase ISL91211AIK dan ISL91211BIK, konverter DC/DC buck sinkron 3-A ISL80030, dan referensi tegangan daya mikro ISL21010DFH312. PMIC memberikan efisiensi hingga 95% untuk beberapa rel daya dan menerima input 5-V dari adaptor AC/DC plug-in atau catu daya DC. ISL80030 mendukung VCCO dan VCC_IO untuk 3,3 V, 2,5 V, dan 1,8 V, dan ISL21010DFH312 untuk tegangan input XADC 1,25 V dengan akurasi ±0,2%.

Papan desain referensi ISL91211BIK-REF2Z untuk perangkat Spartan-7 menggunakan PMIC multi-fase ISL91211BIK dan konverter DC/DC buck sinkron ISL80030 3-A. ISL91211BIK diperlukan untuk VCCINT, VCCBRAM, VCC_DDR, VCCAUX, dan VTT, dan menerima input 5-V dari adaptor AC/DC plug-in atau catu daya DC. Konverter DC/DC ISL80030 mendukung VCCO dan VCC_IO untuk rel 3,3-V, 2,5-V, dan 1,8-V.

Gambar 1:Desain referensi untuk Spartan 7 (Gambar:Renesas)

Papan desain referensi ISL91211AIK-REFZ untuk perangkat Zynq-7000 menggunakan PMIC multi-fase ISL91211AIK, regulator buck ISL-Iq rendah ISL9123, dan dua konverter DC/DC buck sinkron ISL80030 3-A. ISL91211AIK diperlukan untuk VCCINT, VCCBRAM, VCC_DDR, dan VCCAUX. ISL9123 memasok rel daya VTT, dan dua konverter DC/DC ISL80030 mendukung VCCO dan VCC_IO untuk rel 3,3-V, 2,5-V, dan 1,8-V.

Solusi tersebut dapat memberikan arus keluaran total hingga 20 A dan dilengkapi dengan penskalaan tegangan dinamis independen, yang secara efektif mempercepat pengembangan catu daya untuk berbagai aplikasi industri seperti kontrol motor, kamera penglihatan mesin, dan pengontrol logika yang dapat diprogram ( PLC). Umpan balik kontrol yang disetel secara optimal mendukung profil beban FPGA Xilinx dan dapat mengelola pengurutan on/off secara internal tanpa algoritme tambahan. Mereka juga dapat digunakan di gerbang dan peralatan rumah, perangkat medis portabel, dan peralatan nirkabel.

Penerapan frekuensi switching 2-MHz dan respons transien beban cepat memungkinkan setiap papan PMIC menggunakan kapasitor keluaran 22-µF dan induktor kecil untuk mengurangi ukuran solusi. PMIC tersedia dalam 4,7 × 6,3 mm, BGA 35 bola dengan paket pitch 0,8 mm.

Kedua PMIC multi-fase menawarkan teknologi modulasi R5 Renesas, yang memungkinkan transien yang sangat cepat dan dapat secara dinamis mengubah tegangan output untuk meningkatkan kinerja dan efisiensi sistem. Teknologi pengontrol R5 adalah teknik modulasi eksklusif yang menawarkan respons tercepat terhadap perubahan kondisi beban keluaran, menurut Renesas.

Gambar 2:Diagram sederhana dari teknologi R5 Renesas (Gambar:Renesas)

Renesas menyebut teknologi R5 sebagai evolusi berikutnya dari pengontrol histeris mode saat ini yang unik dengan bandwidth yang ditingkatkan dan Iq yang lebih rendah daripada implementasi sebelumnya.

Gambar 3:Efisiensi teknologi modulasi R5 (Gambar:Renesas)

Modulator R5 beroperasi menggunakan jendela histeris dan sinyal arus sintetis berlabel Gbr. 4 sebagai Vcr. Ramp sintetis adalah representasi dari bentuk gelombang induktor tanpa perlu merasakan arus induktor secara langsung.

Gambar 4:Kontroler R5 dalam kondisi transien (Gambar:Renesas)

Dalam keadaan tunak, jendela dikendalikan dengan tujuan memiliki frekuensi switching yang konstan dengan siklus kerja yang konstan. Posisi jendela memungkinkan loop bereaksi terhadap beban dinamis lebih baik daripada skema modulasi frekuensi tetap. Modulator R5 meningkatkan efisiensi beban melalui pemutaran arus di MOSFET.

Juga, modulator R5 tidak bergantung pada jam tetap untuk mengatur atau mereset pulsa PWM. Oleh karena itu, tentu saja dapat melewatkan pulsa bila perlu. Ketika arus beban sangat ringan, frekuensi switching loop diturunkan, secara drastis mengurangi kerugian switching.

Semua papan desain referensi dilengkapi dengan panduan pengguna, skema lengkap, daftar bahan, dan file tata letak PCB. Mereka tersedia melalui jaringan distribusi Renesas.