Astera Labs Ungkap Solusi CXL 2.0 & PCIe 5.0 untuk Mengurangi Latensi dan Daya Komputasi Heterogen

Startup semiconductor fabless Astera Labs telah mengumumkan solusi konektivitas CXL 2.0 dan PCIe 5.0 yang diridiri untuk membuka arsitektur komputasi heterogen dan mengatasi beban kerja sensitif latensi di pusat data. Solusi baru menargetkan bottleneck performa sistem-wide dalam aplikasi berpusat data.

Dengan pertumbuhan data dan beban kerja khusus seperti AI dan machine learning, akselerator yang diridiri harus beroperasi berdampingan dengan CPU general-purpose pada papan atau rak yang sama sambil berbagi ruang memori yang terpadu. Interkoneksi CXL 2.0 penting untuk menciptakan topologi koheren cache.

Produk pertama dalam portofolio adalah keluarga smart retimer Aries Compute Express Link (CXL 2.0) (PT5161LX, PT5081LX), yang menyediakan konektivitas CXL.io dengan latensi rendah. Perangkat ini saat ini dalam tahap sampling dengan pelanggan strategis. CEO Jitendra Mohan kata, “Dengan memasuki ekosistem CXL, Astera Labs mengambil langkah raksasa lagi untuk menyediakan solusi yang diridiri yang membuka komputasi heterogen kompleks dan topologi sistem komposisi disaggregasi.”

Spesifikasi CXL 2.0, dirilis oleh CXL Consortium pada November 2020, memperluas interkoneksi standar industri yang terbuka dengan koherensi cache dan semantik memori. Fitur baru mencakup switching untuk fan-out untuk mendukung lebih banyak perangkat, pooling memori untuk utilisasi yang lebih tinggi dan kapasitas on-demand, dan dukungan memori persisten—sambil tetap mempertahankan kompatibilitas mundur penuh dengan CXL 1.1 dan 1.0.

Barry McAuliffe, presiden CXL Consortium, kata, “Sebagai anggota awal CXL Consortium, Astera Labs menyumbangkan keahlian konektivitasnya untuk memajukan standar CXL. Membahagiakan melihat implementasi silikon CXL pertama-nya hadir ke pasaran untuk mendukung ekosistem CXL yang tumbuh cepat.”

Solusi PCIe 5.0 Baru dalam Kolaborasi dengan Intel

Astera Labs mengumumkan mode latensi baru dalam portofolio smart retimer Aries-nya untuk konektivitas PCIe dengan prosesor Intel Xeon Scalable. Dikerjakan dalam partnerstwo dengan Intel, mode ini mengurangi latensi link PCIe ke di bawah 10 ns dan meningkatkan performa dalam beban kerja berpusat data. Astera Labs klaim menjadi vendor pertama yang menunjukkan interoperabilitas PCIe 5.0 yang kuat dengan platform Xeon Scalable Sapphire Rapids dari Intel.

Kartu add-in smart retimer plug-and-play baru, Equinox, juga diluncurkan. Dikerjakan dengan Intel, kartu dan firmware yang diridirinya menyederhanakan pembuatan sistem yang diaktifkan PCIe 5.0 menggunakan prosesor Xeon Scalable terbaru dari Intel, menandai pergeseran Astera Labs menuju papan plug-and-play yang ramah pengguna yang mempercepat deployment topologi sistem kompleks.

“PCIe Gen5 dan CXL adalah teknologi dasar untuk beban kerja komputasi heterogen dan arsitektur pusat data hari ini dan masa depan,” kata Zane Ball, corporate VP dan manajer umum untuk rekayasa dan arsitektur pusat data Intel. “Intel bekerja sama dengan pemimpin ekosistem seperti Astera Labs untuk secara signifikan mengurangi latensi interkoneksi PCIe dan CXL pada platform Xeon Scalable mendatang, termasuk Sapphire Rapids.”

Konten Terkait:

• Retiming USB4 melalui USB-C
• Membangun interkoneksi berkinerja tinggi dengan beberapa generasi PCIe
• Xilinx target offload pusat data dengan hardware ‘composable’
• Bagaimana superkomputasi edge akan mengubah banjir data besar