DARPA Memberikan Kontrak kepada Empat Tim untuk Akselerator ASIC dalam Enkripsi Homomorfik Penuh
Badan Riset dan Proyek Canggih Pertahanan (DARPA) telah memberikan kontrak kepada empat tim untuk mengembangkan akselerator ASIC untuk enkripsi homomorfik penuh (FHE) sebagai bagian dari program Data Protection in Virtual Environments (DPRIVE). Empat kontrak, yang diberikan kepada Duality Technologies, Intel, SRI International, dan Galois, berkisar dari $11,5 juta hingga $15 juta, dengan jumlah award Intel tidak terungkap.
Enkripsi homomorfik penuh adalah 'Grajal Kudus' dari teknologi enkripsi
Program DPRIVE 3,5 tahun bertujuan untuk memungkinkan komputasi pada data terenkripsi FHE dalam satu urutan magnitudo dari waktu komputasi operasi saat ini yang tidak terenkripsi. Enkripsi homomorfik penuh memungkinkan algoritma berjalan langsung pada data terenkripsi, menghasilkan hasil yang didekripsi yang cocok dengan yang akan diperoleh dari data yang tidak terenkripsi.
Skema enkripsi tradisional memerlukan kunci dibagikan sehingga data dapat didekripsi untuk diproses, menciptakan kerentanan. Sebaliknya, FHE tidak memerlukan pembagian kunci; data tetap terenkripsi dari ujung ke ujung.
Enkripsi homomorfik yang tersedia secara komersial biasanya hanya mendukung penambahan angka terenkripsi. Enkripsi homomorfik penuh mengizinkan operasi matematika apa pun pada data terenkripsi. Sejak munculnya pada 2009, teknologi ini telah sebagian besar tidak praktis karena intensitas komputasinya.
"Komputasi yang akan memakan waktu satu milidetik pada laptop standar dapat memakan waktu mingguan pada server konvensional yang menjalankan FHE saat ini," kata manajer program DARPA Tom Rondeau.
"Enkripsi homomorfik penuh memerlukan ribuan FFT secara berurutan, dan polinomial orde 500 dengan koefisien floating-point double-precision," jelas CEO Cornami Wally Rhines. "Ini membutuhkan performa jauh di luar CPU dan GPU saat ini."
Wally Rhines (Gambar: Cornami)
Meskipun bukan bagian dari program DPRIVE, Cornami telah beralih dari akselerasi AI ke FHE, menyatakan bahwa saat ini bidang ini tidak memiliki pesaing. Tujuan perusahaan selaras dengan DARPA: untuk membawa FHE ke tingkat performa yang praktis.
FHE yang dapat digunakan akan mengubah pengembangan AI. Sebagian besar pelatihan AI terjadi di cloud, namun khawatiran privasi menghambat penggunaan data sensitif di sektor seperti keuangan dan kesehatan. Dengan akselerator ASIC untuk FHE, perusahaan dapat mengunggah data terenkripsi, melatih model di cloud, dan mengunduh hanya hasil yang didekripsi—memastikan privasi data sambil memungkinkan pembelajaran kolaboratif di antar institusi.
Tantangan Teknis
Setiap tim DPRIVE harus membangun stack hardware dan perangkat lunak yang membawa performa FHE mendekati beban kerja yang tidak terenkripsi. DARPA mengharuskan desain untuk fleksibel, dapat diskalakan, dan dapat diprogram.
Strategi inti adalah eksplorasi ukuran kata aritmatika besar (LAWS). CPU saat ini menggunakan kata 64-bit, namun FHE mendapat manfaat dari panjang kata yang jauh lebih besar karena rasio sinyal-ke-noise berbaik dengan ukuran kata, mengizinkan lebih banyak operasi sebelum ambang noise terlempari. Tim diharapkan menyelidiki ukuran kata hingga beberapa ribuan bit.
Verifikasi rangkaian LAWS sangat menantang. Seiring bertambahnya ukuran kata, ruang status menjadi sangat besar; upaya verifikasi sebelumnya timeout pada 256 bit. Rangkaian kriptografi memerlukan bukti keberalan yang ketat, yang memerlukan verifikasi rangkaian penuh.
Penelitian tambahan akan menargetkan manajemen memori baru, struktur data yang fleksibel, dan model pemrograman yang efisien.
Penerima Kontrak
Duality Technologies
Duality Technologies menerima $14,5 juta untuk mengembangkan ASIC DPRIVE. Startup ini spesialis dalam solusi FHE untuk sektor yang diatur seperti keuangan dan kesehatan, menawarkan middleware SecurePlus-nya yang memungkinkan analitik pada data terenkripsi. Tim Duality mencakup pakar dari University of Southern California, New York University, Carnegie Mellon, SpiralGen, Drexel University, dan TwoSix Labs. Akselerator akan terintegrasi dengan pustaka FHE open-source Palisade.
Kurt Rohloff (Gambar: Duality Technologies)
"Akselerasi hardware FHE adalah masalah dimensi dan lebar bit," kata CEO Duality Kurt Rohloff. "Kami menangani operasi vektorisasi dengan dimensi dalam puluhan ribu dan mengeksplorasi ukuran kata multi-ratus bit hingga multi-ribu bit."
Intel
Tim DPRIVE Intel mencakup Intel Labs, rekayasa desain, dan platform data. Intel telah bekerjasama dengan Microsoft untuk menyebarkan ASIC di Azure dan Jedi clouds dan akan bekerja sama dengan badan standar internasional pada standar FHE. Intel klaim ASIC-nya dapat mengurangi waktu pemrosesan FHE hingga lima urutan magnitudo, meskipun detail belum tersedia. Perusahaan berencana mengevaluasi akselerator pada beban kerja pelatihan dan inferensi AI menggunakan data terenkripsi FHE dalam skala besar.
SRI International
SRI International, lembaga penelitian nirlaba, menerima $11,5 juta untuk mengatasi tantangan akselerator FHE. "Menciptakan akselerator hardware baru untuk data terenkripsi FHE memerlukan keahlian dalam arsitektur co-prosesor, desain hardware, verifikasi, perangkat lunak, matematika, dan algoritma FHE," kata ilmuwan komputer utama SRI Karim Eldefrawy. Ia menambahkan bahwa keahlian tim memosisikan mereka untuk menyampaikan solusi yang viable komersial dalam beberapa tahun.
Galois
Galois, perusahaan R&D ilmu komputer yang bekerja dengan DARPA dan NASA, meraih kontrak $15,3 juta untuk membangun akselerator FHE. Perusahaan berfokus pada desain rangkaian asinkron, yang memungkinkan setiap komputasi berjalan pada kecepatan masing-masing, dan pada mikroaritektur data-flow baru yang merute data “tepat waktu” ke elemen pemroses independen. Galois memperkirakan peningkatan performa total 10.000× dibandingkan sistem FHE berbasis perangkat lunak saat ini, yang terpecah menjadi akselerasi hardware, logika asinkron, operasi ukuran kata besar, aliran data yang dioptimalkan, dan pola akses memori.
Timeline
DPRIVE adalah program 42-bulan, tiga fase. Setiap fase memberikan metrik performa yang menentukan progresi ke tahap berikutnya. Fase 1 (15 bulan) berfokus pada optimisasi logika inti dan ukuran kata. Fase 2 (15 bulan) menyelesaikan desain akselerator dan arsitektur memori. Fase 3 (12 bulan) menyampaikan ASIC yang berfungsi sepenuhnya, dapat diprogram perangkat lunak. Program diharapkan berakhir sekitar September 2024.
— Artikel ini awalnya diterbitkan di EE Times.
Konten Terkait:
Keamanan IoT – Keamanan fisik dan hardware
Memori memainkan peran vital dalam keamanan
Mencapai keamanan MPU
Keamanan IoT – Kemampuan kriptografi kritis
MCU menggunakan teknologi PUF untuk mengisi kesenjangan keamanan kunci pribadi
Bagaimana komputasi kuantum akan mempengaruhi keamanan IoT
Pengantar komputasi edge rahasia untuk keamanan IoT
Keempatkan keamanan, akar kepercayaan, perangkat lunak di embedded world 2021
Untuk lebih banyak konten Embedded, berlangganan newsletter harian mingguan Embedded.
