Referensi Bandgap Self-bias 180 nm dengan Peningkatan PSRR Tinggi

Abstrak

Dalam makalah ini, referensi celah pita bias diri (BGR) yang ditingkatkan dengan rasio penolakan catu daya tinggi (PSRR) disajikan. Penguat operasional yang membangun loop umpan balik digandakan dengan pembangkitan tegangan koefisien suhu positif (TC) untuk konsumsi daya yang lebih rendah, di mana tegangan offset diadopsi untuk mencapai tegangan proporsional dengan suhu absolut (PTAT). Dengan generasi referensi suhu-independen, dua loop umpan balik direalisasikan pada saat yang sama untuk peningkatan PSRR, yang membentuk loop umpan balik negatif lokal (LNFL) dan loop bias diri global (GSBL). BGR yang diusulkan diimplementasikan dalam teknologi BCD 180 nm, yang hasilnya menunjukkan bahwa tegangan referensi yang dihasilkan adalah 2.506 V, dan TC adalah 25 ppm/°C dalam kisaran suhu 55 hingga 125 °C. Sensitivitas garis (LS) adalah 0,08 /V. Tanpa kapasitor filter apa pun, PSRR adalah 76 dB pada frekuensi rendah, lebih dari 46 dB hingga 1 MHz.

Pengantar

Referensi tegangan adalah salah satu modul inti dalam sistem elektronik, yang banyak digunakan dalam elektronik medis, manajemen daya, sensor lingkungan nirkabel, dan sirkuit komunikasi. Dengan peningkatan teknologi, area chip terus menyusut, dan kemampuan anti-interferensi terus meningkat, dan persyaratan untuk optimalisasi struktural dan kekebalan kebisingan referensi tegangan meningkat secara dramatis, terutama dalam aplikasi skala nano [1].

Sirkuit referensi celah pita (BGR) konvensional memerlukan blok sirkuit tambahan untuk menyediakan arus bias untuk seluruh sirkuit, yang sangat meningkatkan area sirkuit dan konsumsi daya. Pada saat yang sama, arus bias yang dihasilkan sangat dipengaruhi oleh suhu, yang mempengaruhi koefisien suhu (TC) dari tegangan referensi. Banyak teknik kompensasi tingkat tinggi untuk TC yang lebih baik telah dilaporkan, seperti kompensasi kelengkungan sepotong-sepotong [2], kompensasi kelengkungan eksponensial [3], kompensasi akar kuadrat berbasis kebocoran (LSRC) [4], dan seterusnya. Kerugian lain dari rangkaian BGR konvensional adalah sangat dipengaruhi oleh lingkungan eksternal dan tegangan keluaran tidak stabil, yang menjadi fokus artikel ini.

Rasio penolakan catu daya (PSRR) merupakan parameter penting untuk mengukur kekebalan kebisingan dari referensi tegangan. Solusi konvensional untuk meningkatkan PSRR adalah dengan mengorbankan area chip dan konsumsi daya [5], seperti amplifier tambahan, transistor saluran panjang, struktur cascode [6], tahap penguatan tambahan [7], dan sebagainya. Attenuator aktif dan kompensasi adaptasi impedansi diadopsi pada [8] untuk meningkatkan PSRR pada frekuensi rendah dan tinggi, masing-masing. Yue dkk. [9] menggunakan cermin arus cascode untuk meningkatkan PSRR. Bias tubuh dan teknik umpan balik negatif digunakan di [10] untuk PSRR tinggi.

Untuk mengatasi masalah yang disebutkan di atas, BGR self-bias yang lebih baik dengan PSRR tinggi diusulkan dalam ringkasan ini. Dua loop umpan balik direalisasikan pada saat yang sama untuk peningkatan PSRR, yang membentuk loop umpan balik negatif lokal (LNFL) dan loop bias mandiri global (GSBL). Sementara itu, sumber arus bias sendiri (SBCS) untuk seluruh BGR tercapai. Pada kondisi tunak, BGR yang diusulkan diberdayakan sendiri melalui GSBL tanpa modul arus bias tambahan dan area chip. Teknik yang disajikan memisahkan tegangan suplai dari tegangan referensi keluaran melalui penguat arus yang tertanam dalam GSBL, yang secara efektif dapat meningkatkan PSRR. Selain itu, untuk mencegah tegangan keluaran dari ketidakstabilan, LNFL dirancang pada terminal tegangan keluaran untuk menjaga tegangan keluaran tetap stabil. Terlebih lagi, tegangan referensi suhu-stabil dihasilkan dengan LNFL dan GSBL dengan cara multiplexing. Dengan metode ini, BGR self-bias dengan peningkatan PSRR tinggi diimplementasikan dengan struktur yang dipadatkan dan konsumsi arus.

Metode

Seperti yang ditunjukkan pada Gambar. 1, rangkaian BGR yang diusulkan terdiri dari rangkaian start-up, penguat arus, penguat operasional, dan inti referensi celah pita. Rangkaian start-up digunakan untuk menghilangkan titik nol-degenerasi. Tegangan offset bawaan dalam amplifier diatur agar sebanding dengan tegangan suhu mutlak (PTAT), yang dapat mewujudkan arus PTAT melalui resistor R1. Dengan tegangan TC positif melintasi R1 dan R2, TC negatif V _BE(Q5) dan V _BE(Q4) dapat dibatalkan dengan benar untuk mencapai tegangan referensi suhu-stabil pada simpul V _REF . Pada saat yang sama, LNFL dibentuk dengan bantuan amplifier untuk meningkatkan kinerja. Dikombinasikan dengan penguat arus di bagian atas Gambar 1, GSBL direalisasikan untuk peningkatan PSRR lebih lanjut. Detail implementasi BGR yang diusulkan ditunjukkan pada Gambar 2.

Diagram arsitektur ekuivalen dari referensi tegangan yang diusulkan

Skema referensi tegangan yang diusulkan

Sirkuit Pembuka

Rangkaian start-up ditunjukkan di bagian kiri Gambar 2. Pada awal tahap start-up, tegangan output V _REF berada pada level rendah, yang membuat MN8 dan MN9 mati. Arus yang melalui MP1_1 digunakan untuk membangkitkan arus start-up ke MP5, di mana MP1_1 adalah sebagai hambatan besar dengan rasio aspek yang cukup kecil. Tegangan pada V _REF akan secara bertahap diisi oleh arus start-up. Ketika tegangan pada V _REF melebihi tegangan operasi minimum bagian inti celah pita, arus bias untuk penguat akan dihasilkan. Ini akan mengarahkan BGR ke titik operasi yang diinginkan. Pada saat yang sama, transistor MN8 dan MN9 akan menyala secara bertahap, yang mengalihkan arus suplai MP5 ke arus bias-sendiri yang dihasilkan di inti celah pita. Setelah startup selesai, arus startup tidak dimatikan untuk V _REF penyesuaian ulang jika tegangan referensi turun karena beberapa alasan [11].

Generator SBCS

Ada dua loop SBCS dalam BGR yang diusulkan, yang berguna untuk peningkatan kinerja [1]. Yang pertama terletak di arus ekor penguat. Arus PTAT melalui transistor Q4 dicerminkan ke Q3. Namun, arus yang melalui Q4 ditentukan oleh tegangan melintasi resistor R1, yang dijepit ke tegangan offset input penguat. Karena rasio aspek yang sama dari MP7 dan MP8, tegangan offset input penguat dapat dinyatakan sebagai

$$ {V}_{OS}={V}_T\ln N $$ (1)

dimana N adalah rasio luas Q1 dan Q2, dan V _T adalah tegangan termal. Oleh karena itu, arus di bagian inti penguat dan celah pita adalah arus PTAT, yang dapat diberikan oleh

$$ {I}_{R1}={V}_T\ln N/{R}_1 $$ (2)

Arus inti referensi celah pita dicerminkan ke amplifier sebagai arus ekor, membentuk loop bias mandiri pertama.

Loop SBCS kedua dibuat dengan penguat arus. Arus PATA yang ditunjukkan pada persamaan (2) dicerminkan ke penguat arus oleh cermin arus MP7 dan MP6. Lalu arusnya, Aku , diperkuat oleh K sebagai sumber saat ini ke simpul VREF, yang dapat digambarkan sebagai

$$ K={k}_1{k}_2 $$ (3)

dimana k ₁ =S _{MN 6} /S _{MN 7} , k ₂ =S _MP3 /S _MP2 , S _i adalah rasio aspek transistor i . Oleh karena itu, saat ini, KI , disuntikkan kembali ke bagian inti penguat dan celah pita, yang membuat loop bias-sendiri kedua.

Untuk menjamin pengoperasian yang benar dengan konsumsi daya yang rendah, arus KI , harus sedikit lebih besar dari persyaratan arus minimum penguat dan inti celah pita. Dalam desain yang diusulkan, arus melalui MP6, MP7, dan MP8 diatur pada tingkat yang sama, I . Arus yang melalui inti celah pita adalah 2I . Oleh karena itu, hubungannya, 6 K> 5, harus puas [12,13,14].

V _REF Sirkuit Generator

V _REF rangkaian generator ditunjukkan di bagian kanan Gambar 2, yang terdiri dari penguat dan inti celah pita. Seperti yang ditunjukkan pada persamaan (2), tegangan offset PTAT dari penguat dimultipleks oleh loop SBCS [15]. Ini membuat arus melalui R1, R2, dan R_Pemangkasan adalah arus PTAT, yang digunakan sebagai kompensasi suhu TC negatif Q4 dan Q5. Tegangan referensi yang dihasilkan, V _REF , dapat dinyatakan sebagai

$$ {V}_{REF}=2{V}_{BE}+\left(1+\frac{R_2+{R}_{Potong\min g}}{R_1}\kanan){V}_T\ Di N $$ (4)

Dengan penyesuaian rasio (R ₂ + R _{Potong min g} )/R ₁ , tegangan referensi kompensasi suhu dapat diwujudkan dengan penyimpangan suhu rendah.

Umpan Balik

Sebuah LNFL didirikan di amplifier dan inti celah pita, yang dibentuk oleh dua LNFL kecil. Yang pertama, loop1, dari input amplifier ke V _REF , dan umpan balik ke input penguat. Yang lainnya, loop2, dari V _REF melalui inti Bandgap ke ekor amplifier saat ini, dan umpan balik ke V _REF . Untuk loop1, ada umpan balik positif dan umpan balik negatif loop lokal ganda dengan input penguat. Loop umpan balik positif terdiri dari Q5, R2, R1, Q1, MP8, dan MX. Loop umpan balik negatif terdiri dari Q5, R2, Q2, dan MX. Keuntungan dari loop umpan balik positif dan negatif diturunkan sebagai

$$ {A}_{V, PF}=\frac{R_{Potong\min g}}{R_1+{R}_{Potong\min g}+{R}_2}{g}_{m,Q1} {r}_{o, MP8} $$ (5) $$ {A}_{V, NF}=\frac{R_1+{R}_{Potong\min g}}{R_1+{R}_{Potong\ min g}+{R}_2}{g}_{m,Q2}{r}_{o, MP8} $$ (6)

dimana g _{m , T 1} adalah transkonduktansi transistor Q1, r _{o , MP 8} adalah resistansi keluaran transistor MP8, dan g _m Q1 dan Q2 kira-kira sama. Karena efek loop umpan balik negatif lebih kuat daripada efek loop umpan balik positif, loop1 berperilaku sebagai loop umpan balik, yang karakteristik loopnya dapat dinyatakan sebagai

$$ {T}_{\mathrm{loop}1}\kira-kira \frac{R_1}{R_1+{R}_{Potong\min g}+{R}_2}{g}_{m,Q1}{r }_{o, MP8} $$ (7) $$ {p}_0\approx \frac{1}{r_{o, MP8}{C}_1} $$ (8)

dimana p ₀ adalah kutub yang dominan. Berkenaan dengan loop2, kinerja dapat diberikan oleh

$$ {T}_{\mathrm{loop}2}\kira-kira \frac{1/{g}_{m, MP8}}{R_1+{R}_{Potong\min g}+{R}_2} $ $ (9) $$ {p}_1\kira-kira \frac{g_{m, MP8}}{C_1} $$ (10)

dimana g _{m , MP 8} adalah transkonduktansi transistor MP8, dan p ₁ adalah kutub yang dominan. Akibatnya, gain loop total LNFL adalah

$$ {T}_{\mathrm{LNFL}}\approx \frac{R_1{g}_{m,Q1}{r}_{o, MP8}+1/{g}_{m, MP8}} {R_1+{R}_{Potong\min g}+{R}_2}\frac{1+s/{z}_0}{\left(1+s/{p}_0\right)\left(1+ s/{p}_1\kanan)} $$ (11)

Mempertimbangkan persamaan (2), persamaan (11) dapat ditulis ulang sebagai,

$$ {T}_{\mathrm{LNFL}}\approx \frac{r_{o, MP8}\ln N+1/{g}_{m, MP8}}{R_1+{R}_{Potong\min g}+{R}_2}\frac{1+s/{z}_0}{\left(1+s/{p}_0\right)\left(1+s/{p}_1\right)} $$ (12)

dimana z ₀ g _{m , MP 8} /[C ₁ (1 + 1/ ln N )]. Sejak T =8 dalam desain yang diusulkan, itu membuat nol, z ₀ , hampir sama dengan dua kali kutub, p ₁ , yang dapat memperpanjang bandwidth loop LNFL sebanyak dua kali.

GSBL dibentuk oleh penguat arus, inti celah pita, dan penguat, yang dapat memberikan arus bias untuk seluruh rangkaian dalam metode bias sendiri dengan kinerja PSRR yang ditingkatkan. Penguatan loop GSBL dapat diberikan oleh

$$ {T}_{\mathrm{GSBL}}\approx \frac{K\left(1/3{g}_{m, MP8}\Big\Vert 1/{g}_{m, MX}\ kanan)}{R_1+{R}_{Potong\min g}+{R}_2} $$ (13)

dimana g _{m , MX} adalah transkonduktansi transistor M _X . Efek utama transistor M _X adalah untuk menurunkan impedansi ekivalen pada V _REF dengan kenyamanan kompensasi loop. T _GSBL diatur agar lebih kecil dari satu desain yang diusulkan, yang dapat menghindari osilasi.

Dengan bantuan LNFL dan GSBL, stabilitas tegangan referensi yang dihasilkan, V _REF , dapat ditingkatkan secara signifikan.

PSRR dari Referensi Tegangan yang Diusulkan

Untuk menyederhanakan perhitungan PSRR dari rangkaian yang diusulkan, resistansi ekivalen dari bagian yang ditenagai oleh tegangan referensi, V _REF , dihitung terlebih dahulu. Diagram perhitungan bagian ini ditunjukkan pada Gambar. 3 [16].

R_sama diagram perhitungan

Gambar 4a menunjukkan model sinyal kecil untuk perhitungan resistansi ekivalen dari rangkaian cabang 1, 2, di mana arus I ₁ dan Aku ₂ aliran pada Gambar. 3, masing-masing. Kemudian, resistansi yang setara, R _{sama 1,2} , dapat dinyatakan sebagai

$$ {R}_{eq1,2}\kira-kira \frac{3{R}_{eq,4}{r}_{o,Q1}}{3{g}_{m,Q1}{r} _{o,Q1}\left({R}_T+{R}_1+{r}_{o,Q3}\right)+{g}_{m,Q1}{R}_1{r}_{o, Q1}+3{R}_{eq,4}} $$ (14)

dimana g _{m ,T 1} dan r _{o ,T 1} adalah transkonduktansi dan resistansi keluaran Q1, masing-masing; R _{sama 4} adalah resistansi cabang yang setara dengan I ₄ . Karena tegangan gerbang MP6 yang ditunjukkan pada Gambar. 2 ditentukan oleh tegangan saluran MP7, redaman kebisingan catu daya (PSNA) pada node M juga harus dihitung, yang dapat diberikan oleh

$$ {V}_M=\Delta {V}_{ref}+\frac{g_{m,Q1}{R}_1{r}_{o,Q2}}{2{g}_{m, MP7 }\left({r}_{o,Q2}+{r}_{o, MP8}\right){R}_{eq4}}\Delta {V}_{ref}\approx \Delta {V} _{ref} $$ (15)

dimana r _{o ,MP 8} dan r _{o ,T 2} adalah resistansi keluaran MP8 dan Q2, masing-masing; g _{m ,MP 7} adalah transkonduktansi dari MP7. Seperti diklaim dalam persamaan (15), gangguan suplai memiliki pengaruh kecil pada tegangan gerbang sumber MP6. Hal ini membuat MP6 bertindak sebagai impedansi tinggi, r _{o ,MP 6} , yang memisahkan dampak kebisingan dari bagian inti amplifier dan celah pita.

Model sinyal kecil untuk R_eq . a R_persamaan1,2 diagram perhitungan. b R_eq3 diagram perhitungan. c R_eq4 diagram perhitungan

Resistensi setara cabang dengan I ₃ pada Gambar 3 dapat diturunkan oleh Gambar 4b, yang dapat dinyatakan sebagai

$$ {R}_{eq3}\approx \frac{6{R}_{eq,4}}{g_{m, mx}\left[3{g}_{m,Q1}{r}_{ o,Q1}\left({R}_T+{R}_1+{r}_{o,Q3}\right)+3{R}_{eq,4}+{g}_{m,Q1}{r }_{o,Q1}{R}_1\kanan]} $$ (16)

dimana g _{m ,Mx} adalah transkonduktansi Mx. Model sinyal kecil dari resistansi cabang yang setara dengan I ₄ pada Gambar. 3 ditunjukkan pada Gambar. 4c, yaitu,

$$ {R}_{eq4}\perkiraan 1/{g}_{m,Q5}+{R}_1+{R}_T+1/{g}_{m,Q4}+{R}_2 $$ (17)

Oleh karena itu, resistansi ekivalen sinyal kecil dari bagian inti penguat dan celah pita pada Gambar. 3 adalah

$$ {R}_{eq}={R}_{eq1,2}\left\Vert {R}_{eq3}\right\Vert {R}_{eq4} $$ (18)

Oleh karena itu, total PSRR dari referensi tegangan yang diusulkan dapat diilustrasikan pada Gambar. 5. PSRR dapat diberikan oleh

$$ \frac{\Delta {V}_{ref}}{\Delta {V}_{CC}}\kira-kira \frac{6{R}_{eq,4}}{g_{m, mx}{ g}_{m, mp3}{r}_{o, mp3}{r}_{o, mp6}\left[3{g}_{m,Q1}{r}_{o,Q1}\left ({R}_T+{R}_1+{r}_{o,Q3}\right)+3{R}_{eq,4}+{g}_{m,Q1}{r}_{o,Q1 }{R}_1\kanan]} $$ (19)

Sejak g _m r _o> > 1 umumnya valid, pengaruh kebisingan catu daya pada tegangan referensi yang dihasilkan sangat ditekan.

Model sinyal kecil untuk PSRR

Hasil dan Diskusi

Referensi tegangan diimplementasikan dalam proses BCD 180 nm, yang tata letaknya ditunjukkan pada Gambar. 6, menempati 0,05690 mm² area aktif.

Tata letak sirkuit yang diusulkan

Bentuk gelombang start-up yang disimulasikan ditunjukkan pada Gambar. 7, yang mengilustrasikan prosedur transien dengan pembentukan tegangan catu daya. Ketika tegangan suplai kecil, seluruh rangkaian referensi tidak sepenuhnya beroperasi, yang berarti arus cabang startup sangat kecil dan tegangan referensi dipertahankan pada nol. Dengan naiknya tegangan catu daya, tegangan referensi yang dihasilkan pertama-tama stabil di sekitar 2V _JADI karena operasi abnormal dari bagian penguat pada Gambar. 2. Ketika tegangan suplai meningkat di atas tegangan suplai minimum yang diperlukan dari BGR yang diusulkan, penguat operasional inti mulai bekerja, dan tegangan referensi dengan cepat distabilkan pada nilai yang diinginkan. Selain itu, arus start-up turun mendekati nol dengan tegangan referensi yang diinginkan, sedangkan SBCS yang diusulkan menggantikan suplai arus dengan GSBL. Konsumsi daya sirkuit start-up menyumbang sebagian kecil dari konsumsi chip.

Karakteristik transien start-up dari referensi tegangan yang diusulkan

Karakteristik suhu dari tegangan referensi yang dihasilkan, V _REF , ditunjukkan pada Gambar. 8. Variasi tegangan V _REF dalam kisaran 55 °C ~ 125 °C adalah 11.3 mV, di mana TC sebesar 25 ppm/°C tercapai.

Ketergantungan suhu dari tegangan referensi yang dihasilkan

Gambar 9 menunjukkan sensitivitas garis (LS) dari tegangan keluaran referensi. BGR yang diusulkan dapat berhasil dibuat pada tegangan suplai 3 V, dan V _REF variasinya adalah 0,2 mV dalam tegangan suplai 3 -5 V. Ini berarti LS yang baik sebesar 0,08‰/V terwujud.

Ketergantungan suplai tegangan referensi yang dihasilkan

Peningkatan kinerja PSRR diilustrasikan pada Gambar. 10, yang memiliki PSRR 76 dB sesuai dengan hasil teoritis dalam persamaan (19) pada frekuensi rendah dan di atas 46 dB hingga 1 MHz.

Karakteristik PSRR dari referensi tegangan yang diusulkan

Metode pemangkasan biner konvensional cocok untuk BGR yang diusulkan, yang mengadopsi pemangkasan 8-bit untuk R _Memotong . Ini dapat mewujudkan langkah pemangkasan 9 mV/LSB. Tabel 1 menunjukkan kinerja referensi tegangan yang dipangkas dengan tegangan suplai 3 -5 V dan kisaran suhu 55 hingga 125 °C di bawah sudut proses yang berbeda, yang mencakup kasus tipikal, lambat, dan cepat. Seperti yang ditunjukkan pada Tabel 1, penyimpangan suhu berada dalam 0,6%, LS di bawah 0,12‰/V, dan PSRR di atas 71 dB@10 Hz.

Tabel 2 memberikan ringkasan karakteristik dari referensi tegangan yang diusulkan dan perbandingan dengan beberapa referensi tegangan yang dilaporkan sebelumnya. Karena referensi tegangan yang diusulkan bertujuan untuk stabilitas suplai tinggi, tidak ada kompensasi suhu orde tinggi yang digunakan dalam makalah ini. Oleh karena itu, TC [11,12,13], yang terutama berfokus pada metode optimasi suhu atau daya, lebih kecil dari referensi tegangan yang diusulkan. TC dari referensi tegangan yang diusulkan dapat lebih dioptimalkan dengan literatur yang melaporkan metode kompensasi kelengkungan sesuai kebutuhan. Dengan struktur kompak yang diusulkan, LNFL dan GSBL direalisasikan dengan tegangan referensi independen suhu pada saat yang sama, yang memiliki kinerja PSRR dan LS terbaik pada Tabel 2.

Kesimpulan

BGR self-bias yang dipadatkan dengan PSRR tinggi disajikan dalam makalah ini. Tegangan PTAT diimplementasikan oleh penguat operasional dengan tegangan offset input asimetris, dan tegangan suhu negatif ditumpangkan untuk menghasilkan tegangan output referensi. Pada saat yang sama, dua loop umpan balik, LNFL dan GSBL, diwujudkan dengan bagian yang sama untuk stabilitas suhu, yang mengurangi kompleksitas struktural. Ini mengarah pada swasembada arus suplai dan peningkatan sensitivitas catu daya dengan PSRR tinggi.