Menguasai D Latch: Rangkaian Memori 1-Bit yang Bersih
Dalam gated S-R latch, pin enable memungkinkan output Q dan Q̅ tetap terkunci terlepas dari sinyal S atau R. Dengan menghapus salah satu input tersebut, kita mendapatkan latch multivibrator yang menghilangkan keadaan ilegal apa pun.
Rangkaian ini disebut D latch, dan logika internalnya terlihat seperti ini:
Di sini, input R asli diganti dengan invers dari input S yang sebelumnya, dan garis S sekarang disebut D. Ketika enable (E) rendah, latch mengabaikan perubahan pada D dan mempertahankan nilai terakhirnya. Dengan E tinggi, output Q secara langsung melacak D.
Karena input R dihilangkan, D latch tidak pernah memasuki keadaan ilegal; Q dan Q̅ selalu komplementer.
Jika diagram di atas membingungkan, diagram berikutnya seharusnya membuat konsepnya lebih sederhana:
Seperti S-R dan gated S-R latch, rangkaian D latch dapat ditemukan sebagai rangkaian terpadu sendiri, lengkap dengan simbol standar:
D latch hanyalah gated S-R latch dengan inverter yang ditambahkan untuk membuat R sebagai komplement (invers) dari S.
Mari kita jelajahi setara logika tangga dari D latch, yang dimodifikasi dari diagram tangga dasar S-R latch:
D latch berfungsi sebagai elemen memori 1-bit. Untuk menulis nilai, atur enable tinggi dan dorong D ke tingkat logika yang diinginkan. Ketika enable kemudian dihapus, latch mempertahankan nilai tersebut, menyajikannya pada Q sementara Q̅ mengeluarkan komplementnya.
Key Takeaways:
- The D latch behaves like an S-R latch but with a single data input. When enable is asserted, the D signal directly sets or resets the latch; with enable deasserted, the output remains unchanged.
- It serves as a 1-bit RAM cell, holding a high or low value when disabled, and accepting new data on D when enabled.
Related Worksheets:
- Latch Circuits - D Latch Worksheet
