Mengoptimalkan Tata Letak PCB untuk Kinerja EMC Unggul dalam Elektronika

Ground in PCB

• Pengaruh Interferensi Kode Umum terhadap Sinyal Internal PCB

Garis cetak internal Pap sirkuit cetak (PCB) memiliki parameter parasit sehubungan dengan papan ground referensi dan ketika sinyal fungsional ditransmisikan di dalam PCB, node potensial yang sama dalam jaringan yang sama dalam sirkuit tidak lagi equipotensial. Arus i di dalam PCB dimulai dari ujung sumber, melewati serangkaian pembawa kembali ke sumber sinyal, membentuk sinyal. Lebih lanjut, i cenderung mengalir melalui jalur dengan impedansi rendah sehingga i biasanya tetap tidak berubah dengan stabilitas impedansi.

Gambar 1 menunjukkan proses ketika interferensi mode umum diubah menjadi interferensi mode diferensial di dalam PCB. i_d merujuk pada arus mode diferensial di dalam PCB aliran sementara i_com merujuk pada arus mode umum yang baik dimulai dari luar PCB dan mengalir ke dalam PCB melalui papan ground referensi atau dimulai dari dalam PCB dan kembali ke dalam PCB melalui papan ground referensi. i_com frekuensi tinggi memiliki dua jalur: pertama adalah dari titik A ke titik B di dalam PCB dimulai dari GND; kedua adalah dari titik A ke titik B dimulai dari port S₁ ke dalam PCB melalui kapasitansi C. Impedansi ground Z_AB mengarah pada generasi Δu_AB, jadi ketika sinyal normal diteruskan ke IC₂, deformasi akan terjadi pada sinyal dan interferensi mode umum diubah menjadi interferensi mode diferensial, yang mempengaruhi sinyal normal berdasarkan rumus u₂=u₁-Δu_AB.

Oleh karena itu, begitu saja i_com masuk ke dalam PCB melalui port I/O atau radiasi ruang, kapasitansi filter mode diferensial pada garis sinyal PCB hanya dapat menekan interferensi bypass ke GND. Prasyarat dari hasil ini adalah bahwa GND dianggap sebagai impedansi rendah untuk aliran balik sinyal dan arus selalu mengalir ke arah impedansi rendah.

• Kunci Implementasi Desain EMC: Impedansi Ground di PCB

Alasan generasi EMC oleh sinyal frekuensi tinggi adalah bahwa level referensi sinyal GND gagal mempertahankan fitur impedansi rendahnya. Seiring dengan peningkatan impedansi Z_GND dari level referensi, kualitas transmisi sinyal juga menurun. Untuk memecahkan masalah interferensi frekuensi tinggi, metode umum digunakan dalam desain EMC seperti filter, ground, dan shield yang terkait erat dengan "ground".

Filter dapat dianggap sebagai kapasitor ke ground, dengan dua struktur salah satunya adalah membuat kapasitor X terhubung ke ground referensi sinyal dan yang lainnya adalah membuat sinyal terhubung ke cakram logam melalui kapasitor Y atau koneksi ground berbeda di dalam PCB. Shield dapat dianggap sebagai hasil perluasan ground PCB ke ruang. Tujuan filter atau shield adalah untuk membuat interferensi mode umum frekuensi tinggi melewati bypass dengan impedansi rendah untuk menghindari mengalir ke dalam sinyal operasi normal. Demikian pula, semua metode ini tidak akan bekerja kecuali ground memiliki impedansi rendah.

Gambar 2 menunjukkan efek impedansi ground terhadap filter sirkuit. i_com mengalir menurut urutan IC₁→IC₂→IC₁ dan ketika mengalir ke titik P, i_com akan mengalir ke cabang sirkuit IC₁ dan C₁ melalui mana ia mengalir dari titik A ke B. Jika impedansi antara titik A dan B, yaitu Z_AB, jauh lebih kecil dari impedansi antara titik P dan IC₁. Saat ini, i_com mengalir dari titik P ke A, filter IC₁ dapat direalisasikan. Ketika i_com mengalir ke titik B, cabang sirkuit akan terjadi yaitu B→C dan B→Q. Jika tata letak PCB tidak dikontrol dengan baik, impedansi antara titik B dan C, yaitu Z_BC, Z_BC>>Z_C2+Z_Q. Z_Q merujuk pada impedansi antara titik Q dan IC₂. i_com mengalir kembali ke port input IC₂ melalui C₂ ketika kapasitansi yang awalnya hanya untuk IC₂ memainkan peran dalam invasi interferensi sinyal.

Untuk membuat level referensi dengan impedansi rendah, biasanya dirancang menjadi permukaan. Secara umum, konduktor dengan rasio panjang-lebar kurang dari 5 dapat dianggap sebagai impedansi rendah dalam bidang teknik. Impedansi garis cetak tidak ditentukan oleh tingkat panjang atau ketebalannya. Dalam prinsip desain PCB tradisional, grounding titik tunggal untuk sirkuit analog sangat direkomendasikan sehingga prinsip tata letak PCB grounding multi-titik untuk sirkuit digital dan campuran grounding modul sirkuit digital tidak lagi dapat digunakan untuk menangani masalah EMC.

Karena semua aliran balik dari semua sinyal harus dijamin memiliki ground terpadu dengan impedansi rendah, papan 4-lapis atau multi-lapis dengan ground plane terpadu mampu memenuhi persyaratan sementara papan tunggal biaya rendah tidak. Ketika papan dua lapis harus digunakan berdasarkan keterbatasan biaya, ground plane yang relatif terpadu harus dirancang untuk sinyal di dalam PCB. Dalam aplikasi praktis, impedansi ground PCB dipengaruhi baik oleh bentuknya maupun oleh lubang lubang kawat sinyal, retakan, dan slot. Gambar 3a dan 3b masing-masing menampilkan desain ground plane impedansi rendah yang buruk dan baik.

Dalam gambar ini, semua komponen berada di sisi depan PCB sementara ground plane di belakang. Chip terhubung melalui garis cetak ab di sisi depan dan cd adalah garis cetak di sisi belakang. Di bawah tekanan interferensi mode umum frekuensi tinggi dari luar, slot yang dibentuk oleh cd akan mengarah pada peningkatan Z_GND dari garis cetak aliran balik. Z_GND fluktuasi dalam proses transmisi sinyal, mengarah pada kualitas sinyal yang rendah. Oleh karena itu, lapisan garis cetak antara cd dapat ditukar berkali-kali melalui lubang dalam proses desain tata letak PCB sehingga Z_GND akan menurun. Selain itu, dua IC_S dengan sinyal sensitif dapat disatukan bersama untuk membuat GND menjadi ground plane yang relatif terpadu secara lokal untuk memastikan sinyal tidak akan terganggu dalam proses transmisi sinyal. Perhatikan bahwa lubang tidak dapat diatur dengan terlalu padat, jika tidak retakan pada ground plane akan terjadi juga, mengarah pada peningkatan Z_GND.

Desain Stacking PCB

Desain EMC terbaik untuk PCB 4-lapis. Dari perspektif EMS, baik cakram logam atau shield cakram logam dari sirkuit sensitif lokal mampu memecahkan masalah interferensi. Dari perspektif EMI, terkadang papan 4-lapis gagal memenuhi persyaratan batasan emisi radiasi dan jumlah lapisan harus ditingkatkan karena papan multi-lapis dapat membuat sinyal dengan d_u/d_t dan d_i/d_t tinggi memastikan area loop sinyal yang lebih kecil dalam proses transmisi, menyediakan aliran balik dengan impedansi rendah untuk sinyal kecepatan tinggi.

Prinsip dasar desain stacking PCB adalah mengatur lapisan sinyal kecepatan tinggi dan power plane berdekatan dengan ground plane. Gambar 4 menunjukkan desain stacking papan 4-lapis dan 6-lapis. S₁ dalam Gambar 4a merujuk pada lapisan sinyal kecepatan tinggi sementara Gambar 4b, 4c dan 4d adalah tiga desain PCB 6-lapis biasa.

Di antara 3 desain PCB 6-lapis, desain b adalah yang terburuk dan lapisan S₂ harus menjadi lapisan sinyal kecepatan tinggi. Lapisan S₂ dalam desain c dan d adalah lapisan sinyal kecepatan tinggi. Desain c adalah yang terbaik karena setiap lapisan sinyal erat berdekatan dengan ground plane untuk memastikan jalur aliran balik sinyal yang paling pendek dan S₂ dan lapisan P dilindungi oleh GND₁ dan GND₂. Dibandingkan dengan desain c, S₃ dalam desain d jauh dari lapisan GND dan P hanya dapat mencapai efek satu sisi alih-alih efek dua sisi yang disebabkan oleh desain c.

Antena Setara di PCBs

Fungsi dasar antena adalah untuk memancarkan dan menerima gelombang radio nirkabel. Dalam proses radiasi, arus frekuensi tinggi dapat diubah menjadi gelombang elektromagnetik; dalam proses penerimaan, gelombang elektromagnetik diubah menjadi arus frekuensi tinggi. Radiasi dalam bidang EMC terutama merujuk pada radiasi far-field. Pembentukan antena bergantung pada dua kondisi dasar: sumber sinyal RF dan panjang konduktor tertentu yang terhubung ke sumber sinyal RF. Dalam bidang teknik, dipercaya bahwa efek antena akan muncul ketika panjang konduktor sesuai dengan rumus yang l=λ/20. Ketika l=(λ/4)n, efek antena terbesar dengan n sebagai bilangan asli.

Ketika sinyal ditransmisikan di dalam PCB, loop internal memiliki efek yang sama dengan antena loop. Semakin luas area loop, semakin besar efek antena. Kontrol loop PCB yang ketat dapat secara efektif menghentikan interferensi mode diferensial, yang dapat dilakukan dalam praktik. Namun, peningkatan panjang garis cetak akan menyebabkan efek antena batang yang jelas sehingga panjang sinyal interkoneksi harus dipotong sekecil mungkin dalam proses tata letak PCB.

Ketika Z_GND yang relatif tinggi terjadi pada jalur aliran balik sinyal dengan du/dt tinggi yang ditransmisikan di dalam PCB, sumber driver mode umum u_com akan terjadi dengan i_com melewati Z_GND, bersama dengan garis cetak yang terhubung atau stabil I/O, yang dapat memancarkan ke luar.

Jika PCB relatif kecil dalam ukuran, garis cetak internal tidak dapat mencapai persyaratan radiasi antena karena keterbatasan panjang. Dalam kondisi ini, kabel I/O dapat dianggap sebagai perluasan garis cetak, persyaratan radiasi dapat terpenuhi. Bahkan jika tidak ada koneksi langsung ke stabil I/O, crosstalk coupling harus dihentikan antara kabel I/O.

Crosstalk di dalam PCB dan Pengobatannya

• Coupling antara garis cetak PCB dan ground referensi

Karena EMC terutama membahas sinyal mode umum frekuensi tinggi, parameter distribusi tidak dapat dihindari di dalam dan luar PCB. Coupling kapasitif terjadi antara PCB dan ground referensi yang kapasitansi distribusinya terdiri dari kapasitansi plat dan kapasitansi alami dalam ruang terkecil. Kapasitansi plat sebanding langsung dengan ukuran PCB dan sebanding terbalik dengan jarak antara PCB dan ground. Kapasitansi alami dalam ruang terkecil sebanding langsung dengan diameter ekuivalen garis cetak di dalam PCB. Oleh karena itu, tidak peduli di mana PCB ditempatkan, bahkan jauh dari ground di tak hingga, kapasitansi distribusi selalu ada antara garis cetak dalam dan ground. Dalam PCB, kapasitansi distribusi dari GND plane yang relatif terpadu ke papan ground referensi sekitar 10pF dan kapasitansi distribusi dari garis cetak dalam ke papan ground referensi sekitar dalam rentang 0.001pF hingga 0.1pF atau lebih rendah. Kapasitansi distribusi garis cetak di tengah PCB jauh lebih rendah daripada kapasitansi distribusi garis cetak di tepi PCB.

• Coupling di dalam PCB

a. Teori coupling di dalam PCB dan pengaruhnya terhadap sinyal

Coupling di dalam PCB terdiri dari coupling kapasitif dan induktif yang teorinya ditampilkan dalam Gambar 5.

Dalam gambar ini, keduanya AB dan CD adalah garis cetak paralel dengan ruang kecil antara dua garis. Z₀ merujuk pada pembawa garis sinyal 1 sementara Z₁ dan Z₂ merujuk pada masing-masing pembawa garis sinyal 2. Dalam Gambar 5a, ketika tegangan puncak sinyal pada garis cetak AB adalah u, waktu naik sinyal adalah Δt, dan frekuensi sudut adalah ω, tegangan Z₂ akan u_v=[Z₁Z₂/(Z₁+Z₂)]cΔu/Δt. Meskipun _c memiliki nilai yang sangat rendah, nilai Δu/dt dapat sangat tinggi dan hasil perkalian mereka tidak dapat dihindari. Dalam Gambar 5b, ketika arus puncak sinyal pada AB adalah I_c, waktu naik sinyal adalah Δt, dan frekuensi sudut adalah ω, induktansi saling m antara 2 garis cetak akan melewati CD pada mana tegangan terinduksi u_v=mωi_c. Meskipun nilai m sangat kecil, frekuensi sinyal dapat ditingkatkan. Oleh karena itu, hasil perkalian mereka tidak dapat dihindari.

Akibatnya, baik coupling kapasitif maupun induktif terkait dengan parameter distribusi c atau m dari dua garis cetak. Selama tata letak PCB, nilai c dan m dapat dikurangi dengan meningkatkan jarak antara garis paralel. Dalam sirkuit praktis, coupling kapasitif mencakup sebagian besar sirkuit digital dan ketika sirkuit plane PCB tidak halus atau slot atau retakan ada, crosstalk induktif akan memiliki pengaruh lebih besar daripada crosstalk kapasitif. Namun, ketika luas PCB terbatas, crosstalk tidak dapat ditangani hanya dengan memperbesar jarak antara garis paralel. Untuk mempertahankan parameter distribusi terkecil antara dua garis paralel yang berdekatan, desain plane terpadu harus diatur dalam area proyeksi dan terbaik untuk memiliki lapisan ground di atas dan bawah.

b. Pengaruh shield ground wire untuk mengurangi crosstalk

Tingkat crosstalk ditentukan oleh banyak elemen seperti frekuensi sinyal, waktu tepi naik sinyal, jarak antara garis sinyal, port driving dan fitur listrik port penerima dan jumlah lapisan PCB. Crosstalk dapat dikurangi dengan menetapkan ground plane terpadu di bawah garis cetak dan shield ground wire dapat ditambahkan antara sinyal.

Dalam proses tata letak PCB, dua aspek dapat bermanfaat untuk menghentikan crosstalk. Pertama, sirkuit internal sensitif dan sirkuit eksternal harus dihindari. Kedua, crosstalk antara sirkuit internal atau sirkuit kebisingan dan sinyal lainnya harus dihindari. Dalam tata letak PCB praktis, tes terperinci harus dilakukan di lapisan yang sama atau antara lapisan berbeda di PCB untuk mendeteksi apakah risiko crosstalk ada atau tidak.

Selama prosedur tata letak PCB, beberapa garis sinyal dengan atribut yang sama harus mengikuti routing yang sama pada waktu dan arah yang sama dengan kepadatan. Jika keterbatasan ruang PCB mengakibatkan fakta bahwa komponen filter tidak dapat ditempatkan pada garis yang sama, crosstalk antara sinyal cenderung muncul. Situasi ini ditunjukkan dalam Gambar 6 di bawah ini.

c. Pengaruh shield ground wire terhadap efek tepi

Ketika garis sinyal yang sangat sensitif atau garis sinyal dengan du/dt, di/dt tinggi disusun along tepi PCB, mereka akan menderita risiko EMC lebih banyak daripada yang disusun di tengah PCB. Lebih mudah untuk garis sinyal tepi untuk menerima interferensi frekuensi tinggi atau radiasi luar dengan kapasitansi parasit yang lebih besar.

Di bawah keterbatasan luas PCB, sangat sulit untuk merangkaian PCB menurut prinsip 20H dalam berkas desain. "Packet" dapat digunakan untuk mengurangi interferensi dan radiasi luar. Garis paket tidak perlu memenuhi persyaratan tertentu seperti ketebalan dan bentuk. Biasanya ketika garis sinyal terlalu dekat ke tepi PCB untuk plating tembaga, garis ground dalam rentang 7 hingga 10mils dapat ditambahkan sebagai shield.

d. Interferensi saling antara sirkuit digital dan analog

Ketika sebuah PCB menahan sirkuit digital kecepatan tinggi dan sinyal analog level rendah, crosstalk biasanya dihasilkan ke sinyal analog oleh kebisingan digital di bawah tata letak PCB yang buruk. Interferensi saling antara sirkuit digital dan analog disebabkan oleh alasan berikut. Pertama, kebisingan crosstalk disebabkan oleh kapasitansi parasit dan induktansi parasit. Kedua, penyeimbangan yang buruk dari riakle daya dan daya chip digital akan mengarah pada kebisingan daya. Ketiga, impedansi ground dan tempat ground sistem menyebabkan kebisingan. Masalah kebisingan harus ditangani dalam urutan daya, sinyal dan ground.

Sumber yang Berguna:
• Pengenalan yang paling komprehensif tentang alat otomatis EMI dan EMC
• Memastikan Kesuksesan Pertama Kali dalam Desain EMC PCB
• Aturan Partisi Desain PCB untuk Peningkatan EMC
• Desain PCB untuk Sirkuit Radio Frekuensi dan Kompatibilitas Elektromagnetik
• Tiga Pertimbangan Desain yang Memastikan EMC PCB Laptop
• Layanan Manufaktur PCB Lengkap dari PCBCart - Opsi Nilai Tambah Berbagai
• Layanan Pemasangan PCB Tingkat Lanjut dari PCBCart - Mulai dari 1 potong