Menguasai Daya PCB Kecepatan Tinggi: Menganalisis dan Menghilangkan Impedansi untuk Performa Terpercaya

Dengan meningkatnya kompleksitas desain PCB, pasokan daya yang stabil dan terpercaya telah menjadi tren baru dalam penelitian desain PCB kecepatan tinggi. Khususnya saat jumlah komponen switching terus meningkat dan Vcore terus menurun, fluktuasi daya cenderung memberikan dampak fatal pada sistem. Oleh karena itu, mempertahankan stabilitas sistem daya telah menjadi poin kunci dalam desain PCB kecepatan tinggi.

Namun, karena adanya impedansi sistem daya, penurunan tegangan yang cukup besar dihasilkan oleh arus transient beban dalam impedansi sistem daya, yang menyebabkan ketidakstabilan sistem. Untuk memastikan bahwa daya normal di供应kan ke setiap komponen dari awal hingga akhir, impedansi dalam sistem daya harus dikontrol, yang berarti impedansi harus dikurangi sekecil mungkin.

Aplikasi kapasitor decoupling adalah cara efektif untuk melarang impedansi dalam sistem daya. Artikel ini menganalisis alasan pelarangan impedansi dalam sistem daya oleh kapasitor decoupling dan mencantumkan metode dalam hal seleksi kapasitor decoupling. Selain itu, artikel ini terutama meneliti bagaimana menentukan posisi kapasitor decoupling berdasarkan analisis harmonik untuk memaksimalkan pelarangan impedansi dalam sistem daya.

Analisis Impedansi

Daya dan ground dapat dianggap sebagai kapasitor plat besar yang kapasitannya dihitung berdasarkan rumus C=kAr/d

Dalam rumus ini, k adalah 0.2249 inci; A merujuk pada area paralel antara dua bidang; r merujuk pada konstanta dielektrik medium dan adalah 4.5 untuk bahan papan FR4 yang umum digunakan; d merujuk pada jarak antara daya dan ground. Sebuah PCB dengan ukuran 2x1 inci diambil sebagai contoh. Kapasitansi kapasitor yang dibentuk oleh daya dan ground dengan area paralel 20Mils adalah sekitar 0.2249x4.5x2x1/0.02=101.2pF. Berdasarkan rumus ini, dapat disinyalir bahwa kapasitansi decoupling dalam sistem daya sangat kecil sehingga impedansi yang sesuai akan sangat besar, biasanya beberapa ohm. Oleh karena itu, jauh dari cukup untuk mengurangi impedansi melalui decoupling sendiri dalam sistem daya.

Alat simulasi SIWAVE pada level 2.5D digunakan untuk melakukan simulasi impedansi pada perangkat aktif. Jaringan daya dan ground U41 diambil untuk menghitung parameter XYZ dengan rentang sweeping dari 0 hingga 1GHz, melalui yang kurva impedansi diperoleh dalam Gambar 1 di bawah ini.

Dalam diagram, dapat dilihat bahwa kurva impedansi berubah dengan perubahan frekuensi dan impedansi berubah sangat besar pada titik belokan pada nilai 670MHz, 730MHz dan 870MHz.

Metode Pelarangan

• Analisis teoretis pelarangan impedansi oleh kapasitor decoupling

Karena tidak mungkin untuk mengurangi impedansi melalui decoupling dari daya itu sendiri, kapasitor decoupling harus digunakan untuk melarang impedansi.

Gambar 2 adalah diagram sistem daya majemuk. Gambar 3 menunjukkan sistem daya ini dalam model daya setara.

Sebuah rumus dapat digunakan untuk mewakili rangkaian ini: V=ZxL. Kondisi harus dicapai sehingga meskipun arus transient beban mempertahankan perubahan besar antara titik A dan titik B, perubahan tegangan harus sangat kecil antara kedua titik. Berdasarkan rumus, tujuan ini tidak pernah dapat dicoba kecuali nilai impedansi (Z) cukup kecil. Dalam Gambar 3, aplikasi kapasitor decoupling membantu implementasi tujuan ini sehingga dapat disinyalir bahwa kapasitor decoupling mampu mengurangi impedansi dalam sistem daya dari perspektif kesetaraan. Selain itu, dari perspektif prinsip rangkaian, kesimpulan yang sama dapat dipertahankan. Kapasitor memiliki impedansi rendah pada sinyal arus bergantian. Akibatnya, partisipasi kapasitor sebenarnya pasti akan mengurangi impedansi arus bergantian dalam sistem daya.

• Seleksi kapasitansi kapasitor decoupling

Tidak pernah ada kapasitor ideal, itu selalu memiliki parameter parasit. Pengaruh terbesar pada kinerja tinggi frekuensi kapasitor berasal dari ESR (Induktansi Seri Efektif) dan ESL (Resistensi Seri Efektif). Gambar 4 menunjukkan model setara dengan pertimbangan parameter parasit.

Kapasitor juga dapat dianggap sebagai rangkaian harmonik seri dengan frekuensi harmonik seri mengikuti rumus: f=1/2PIFC. Ketika berada dalam kondisi frekuensi rendah, itu menampilkan kapasitansi. Namun, ketika frekuensi naik, itu terus menampilkan induktansinya. Dengan kata lain, impedansinya akan naik kemudian menurun dengan meningkatnya frekuensi dan nilai minimum impedansi setara terjadi pada frekuensi harmonik seri f₀. Pada saat ini, reaktansi kapasitif dan reaktansi induktif tepat terimbang, menampilkan kesetaraan antara nilai impedansi dan ESR dengan resistensi setara terkecil kapasitor. Kurva frekuensi kapasitor ditunjukkan dalam Gambar 5.

Oleh karena itu, dalam proses seleksi kapasitor, titik frekuensi harmonik kapasitor yang dipilih harus berdekatan dengan titik frekuensi yang akan mengalami decoupling. Kinerja kapasitifnya harus dimanfaatkan sepenuhnya dan digunakan sebelum frekuensi harmonik sendiri setiap kali memungkinkan.

Berbagai kapasitor dengan berbagai kapasitansi yang kompatibel dengan berbagai frekuensi harmonik sendiri ditampilkan dalam tabel di bawah ini.

Kapasitansi	DIP (MHz)	STM (MHz)
1.0μF	2.5	5
0.1μF	8	16
0.01μF	25	50
1000pF	80	160
100pF	250	500
10pF	800	1.6(GHz)

Secara umum, properti harmonik kapasitor decoupling diperlukan untuk dimanfaatkan dan impedansi input terendah diperoleh melalui kombinasi paralel kapasitor. Respons frekuensi paralel dari kapasitor tipe yang sama ditunjukkan dalam Gambar 6 di bawah ini.

Berdasarkan metode ini, ESR dan ESL setara dapat dikurangi secara besar-besar. Untuk beberapa kapasitor (n) dengan kapasitansi yang sama, kapasitansi setara C menjadi nC setelah kombinasi sementara induktansi setara L menjadi L/n, ESR setara menjadi R/n. Namun, frekuensi harmonik tetap tidak berubah. Terlihat bahwa karena frekuensi harmonik sendiri sama untuk berbagai tipe kapasitor, semakin banyak kapasitor paralel, semakin kecil impedansi di area kapasitif dan induktif, dengan titik frekuensi harmonik sendiri tetap tidak berubah.

Kesimpulannya, dalam proses seleksi kapasitor decoupling, frekuensi decoupling harus dianggap sebagai titik frekuensi harmonik sendiri kapasitor decoupling sehingga kapasitor yang sesuai dapat dipilih. Selain itu, aplikasi paralel beberapa kapasitor dengan kapasitansi yang sama mampu meningkatkan kapasitas decoupling dan mengurangi impedansi.

• Penetapan posisi kapasitor decoupling

Setelah seleksi kapasitor decoupling, posisinya harus dipertimbangkan. Bidang daya dan ground dapat dianggap sebagai jaringan yang terdiri dari beberapa induktor dan kapasitor atau ruang resonansi. Pada frekuensi tertentu, resonansi terjadi pada induktor dan kapasitor, mempengaruhi impedansi dalam sistem daya. Dengan meningkatnya frekuensi, impedansi terus berubah terutama ketika resonansi paralel tetap signifikan, impedansi juga naik secara signifikan. Oleh karena itu, posisi spesifik kapasitor decoupling harus dipastikan bersama dengan analisis harmonik PCB.

Dengan menerapkan fungsi analisis resonansi alat simulasi SIWAVE, parameter setara dihasilkan termasuk resistansi, kapasitansi dan induktansi. Selain itu, analisis resonansi PCB harus dilakukan dengan mode resonansi pada berbagai titik frekuensi diperoleh, seperti yang ditunjukkan dalam Gambar 7.

Bersamaan dengan Gambar 1, dapat diamati bahwa beberapa titik frekuensi dengan impedansi cukup besar kompatibel dengan titik frekuensi di mana resonansi terjadi. Oleh karena itu, dengan hasil analisis resonansi, dapat disimpulkan bahwa di area dengan resonansi serius, kapasitor decoupling dengan kapasitansi yang sesuai harus ditempatkan untuk mengurangi impedansi.

Contohnya, ambil titik frekuensi 673MHz, kapasitor decoupling dapat ditempatkan paralel sehingga resonansi akan hilang dan impedansi yang sesuai akan dilarang, seperti yang ditunjukkan dalam Gambar 8.

Berdasarkan analisis resonansi PCB, posisi yang sesuai di mana resonansi terjadi dapat ditentukan, berdasarkannya kapasitor dengan ukuran yang sesuai ditempatkan paralel untuk melarang impedansi.

Sumber Bermanfaat
• Elemen yang Mempengaruhi Impedansi Karakteristik PCB dan Solusinya
• Kontrol Impedansi dalam Desain PCB Sirkuit Digital Kecepatan Tinggi
• Pertimbangan Desain Impedansi untuk PCB Flex-Rigid
• Kontrol Impedansi Via dan Pengaruhnya pada Integritas Sinyal dalam Desain PCB
• Layanan Pembuatan PCB Fitur Lengkap dari PCBCart - Opsi Nilai Tambah Banyak
• Layanan Assemblé PCB Lanjutan dari PCBCart - Mulai dari 1 potong