eFPGA kustom memblokir sistem akselerasi data supercharge

Saya sudah lama tertarik dengan teknologi yang keluar dari Achronix. Mereka pertama kali menarik minat saya sekitar tahun 2004/2005 dengan kain FPGA asinkron mereka. Akhirnya, ini berhasil mencapai kecepatan yang setara dengan FPGA sinkron yang di-clock pada 2 GHz (jika ada monster seperti itu), tetapi itu hanya berlaku untuk sejumlah aplikasi algoritme dan aliran data yang terbatas.

Pada tahun 2013, Achronix meluncurkan rangkaian FPGA mandiri berperforma tinggi dan berkepadatan tinggi yang disebut Speedster, yang difokuskan pada aplikasi yang ditargetkan. Portofolio produk Achronix ditambah pada tahun 2016 oleh Speedcore, yang merupakan FPGA tertanam (eFPGA) berkinerja tinggi.

FPGA ideal untuk mempercepat kecerdasan buatan (AI) / pembelajaran mesin (ML) yang intensif data, nirkabel 5G, ADAS otomotif, pusat data, dan aplikasi jaringan. Salah satu solusinya adalah menggunakan FPGA mandiri, seperti Speedster, bersama dengan prosesor mandiri atau System-on-Chip (SoC). Namun, kinerja yang jauh lebih tinggi, ditambah dengan konsumsi daya yang jauh lebih rendah, dapat dicapai dengan menyematkan bahan inti FPGA — eFPGA — di SoC itu sendiri.

Dalam kasus Speedcore, pengembang SoC memiliki akses ke pustaka blok yang telah ditentukan sebelumnya untuk Logika, DSP, BRAM, dan LRAM.

Blok-blok ini disajikan dalam kolom. Selanjutnya pengembang dapat menentukan “height” (jumlah blok dalam satu kolom) yang diinginkan, “width” (jumlah kolom), dan “mix” (jenis kolom). Beberapa proyek mungkin mendapat manfaat dari lebih banyak logika dan lebih sedikit DSP, misalnya, sementara yang lain mungkin memerlukan lebih banyak DSP dan memori.

Sekarang, mereka yang tinggal di sisi perangkat lunak dunia terbiasa membuat profil kode mereka untuk mengidentifikasi fungsi hambatan apa pun, yang kemudian mereka sempurnakan untuk mencapai kinerja setinggi mungkin. Nah, Achronix kini menawarkan kemampuan yang sama bagi kita yang nongkrong di sisi hardware pagar.

Bagi para pengembang yang menuntut kinerja setinggi mungkin, Achronix kini menyediakan kemampuan untuk membuat blok kustom Speedcore. Blok kustom ini ditentukan secara kolaboratif oleh Achronix dengan pelanggannya melalui analisis arsitektur terperinci dari beban kerja akselerasi. Fungsi berulang yang merupakan hambatan kinerja dan/atau area memberikan kandidat ideal untuk dikeraskan menjadi blok kustom Speedcore.

Sebagai salah satu contoh, pertimbangkan fungsi pengenalan objek YOLO ("Anda hanya melihat sekali") yang digunakan dalam sistem deteksi dan identifikasi objek real-time yang canggih. Dalam hal ini, membuat dan menerapkan blok kustom Speedcore yang mengoptimalkan DSP dan blok memori untuk perkalian matriks menghasilkan pengurangan ukuran cetakan yang signifikan.

Alat desain Achronix ACE sepenuhnya mendukung blok kustom Speedcore mulai dari pengambilan desain hingga pembuatan bitstream dan debug sistem dengan cara yang sama seperti memori dan blok DSP. Achronix membuat GUI unik untuk setiap blok kustom Speedcore yang mengelola semua aturan konfigurasi. ACE berisi detail pengaturan waktu lengkap untuk semua konfigurasi blok kustom Speedcore, yang memungkinkannya menyelesaikan tempat dan rute berbasis waktu untuk desain. Terakhir, pengembang juga dapat menggunakan penganalisis logika tersemat SnapShot dari ACE untuk membuat pemicu kompleks dan menunjukkan sinyal run-time dalam perangkat Speedcore.

Untuk informasi lebih lanjut tentang blok kustom Speedster, Speedcore, dan Speedcore, kunjungi situs web Achronix.