Pengujian Keandalan Tingkat Wafer Mengaktifkan Perangkat Lunak untuk Semikonduktor Generasi Depan
Sebuah ukuran kunci yang menggerakkan kinerja dalam sirkuit terintegrasi semikonduktor (IC) adalah keandalan. Saat IC terus-menerus menjadi lebih kecil dan kompleksitas chip meningkat, produsen perlu memastikan bahwa mereka dapat terus menyediakan tingkat keandalan yang sama kepada pelanggan mereka untuk aplikasi akhir yang penting misi.
Sementara tes keandalan tingkat wafer telah lama digunakan untuk memberikan wawasan tentang variabilitas dalam proses dan degradasi, permintaan yang meningkat ini dari tren teknologi baru dan kompleksitas chip mendorong insinyur untuk mencari metode untuk meningkatkan data tes keandalan sambil mengurangi biaya. Pendekatan saat ini membuat trade-off antara jumlah channel dan fleksibilitas tetapi pendekatan parallel per pin diperlukan untuk menjawab keduanya.
Gambaran Umum Tes Keandalan Tingkat Wafer (WLR)
Seiring umur sebuah IC, ada dua waktu yang jelas saat tingkat kegagalan yang lebih tinggi diharapkan: di awal dengan cacat selama proses manufaktur dan di akhir saat IC mulai aus. Optimasi ke dalam proses produksi meningkatkan hasil tetapi tidak membantu memahami apa yang menyebabkan produk aus lebih awal dari yang diharapkan. Pengujian keandalan memberikan wawasan tentang proses atau mekanisme apa yang dapat menyebabkan kegagalan IC prematur dan memperkirakan umur IC.
Metode tipikal yang digunakan dalam pengujian keandalan melibatkan operasi perangkat pada batasnya yang dapat digunakan (sering kali sekitar suhu dan tegangan) untuk memaksa itu aus dan memodelkan umurnya terhadap mekanisme kegagalan yang diketahui. Tes ini dilakukan pada struktur bawaan dalam wafer untuk mengumpulkan data dan memastikan bahwa dapat dilakukan lebih awal dalam proses manufaktur.
Setup Pengujian
Mekanisme kegagalan yang biasanya diuji mematuhi standar Joint Electron Device Engineering Council (JEDEC) untuk stres WLR umum. Mereka termasuk time-dependent dielectric breakdown (TDDB), hot carrier induced degradation (HCI), dan bias temperature instabilities (BTI/NTBI). Pengaturan kabel untuk menguji mekanisme ini pada transistor dalam wafer termasuk empat source measure units (SMUs), masing-masing terikat pada the .
