Nanocrystal-Embedded-Insulator (NEI) FET Ferroelektrik untuk Perangkat Kapasitansi Negatif dan Aplikasi Memori Non-Volatile
Abstrak
Kami melaporkan transistor efek medan feroelektrik (FeFET) nanocrystal-embedded-insulator (NEI) baru dengan lapisan isolasi feroelektrik/dielektrik (FE/DE) terpadu yang sangat tipis, yang menjanjikan untuk logika tegangan rendah dan memori non-volatil ( aplikasi NVM). Sifat feroelektrik lapisan NEI yang terdiri dari ZrO ortorombik2 nanocrystals tertanam dalam amorf Al2 O3 dibuktikan dengan pengukuran tegangan polarisasi, mikroskop piezoresponse force, dan pengukuran listrik. Kinerja yang bergantung pada suhu dan perilaku daya tahan dari FET kapasitansi negatif NEI (NCFET) diselidiki. FeFET dengan FE/DE setebal 3,6 nm menghasilkan jendela memori yang lebih besar dari 1 V, membuka jalur untuk penskalaan tertinggi ketebalan FE guna mengaktifkan FeFET tiga dimensi dengan pitch sirip yang sangat kecil.
Latar Belakang
Transistor efek medan dengan lapisan isolator gerbang feroelektrik (FeFETs) telah menarik minat yang cukup besar untuk berbagai aplikasi sirkuit terpadu. Karena sifat kapasitansi negatif (NC) yang melekat, FeFET dapat mencapai perilaku switching yang lebih curam daripada MOSFET konvensional, memungkinkan operasi tegangan yang lebih rendah [1]. Berbagai struktur saluran [2,3,4] dan material [5,6,7] telah memperoleh subthreshold swing (SS) di bawah 60 mV/dekade. Juga, histeresis pada tegangan arus (I -V ) karakteristik karena polarisasi sisa (Pr ) dapat digunakan untuk aplikasi non-volatile memory (NVM) [8]. Pengembangan material untuk FeFET baru-baru ini berfokus pada HfO yang didoping polikristalin2 karena skalabilitas ketebalan yang lebih baik [9] dan kompatibilitas proses CMOS [2]. Namun, masih ada batas mendasar untuk HfO2 penskalaan ketebalan untuk menghindari arus bocor gerbang yang tidak diinginkan; ini pada gilirannya membatasi FinFET [2]. Terinspirasi oleh MOS nanocrystal dan konsep perangkat memori [10, 11], lapisan dielektrik isolasi (DE) dengan nanokristal feroelektrik (FE) tertanam diperkenalkan dalam karya ini. Hasil desain perangkat baru yang diilustrasikan pada Gambar 1 disebut sebagai "Isolator-Tertanam Nanokristal" (NEI) FeFET. Keuntungan utama dari desain ini adalah lapisan unified-FE/DE yang lebih tipis yang memenuhi persyaratan kebocoran gerbang rendah.
a Langkah-langkah proses utama untuk fabrikasi transistor efek medan feroelektrik NEI. b Skema 3D dari NEI FeFET
Dalam karya ini, FeFET NEI dilaporkan. Sifat fisik dan feroelektrik lapisan NEI dengan ketebalan fisik yang berbeda dicirikan. Performa kelistrikan FeFET NEI diselidiki untuk logika tegangan rendah dan aplikasi NVM.
Metode
Langkah-langkah proses utama untuk fabrikasi NEI FeFET ditunjukkan pada Gambar. 1a. Wafer Ge(001) tipe-n empat inci dengan resistivitas 0,088–0,14 cm digunakan sebagai substrat awal. Setelah pembersihan pregate menggunakan HF encer, wafer Ge(001) dimasukkan ke dalam ruang deposisi lapisan atom (ALD) untuk deposisi lapisan NEI yang terdiri dari ZrO2 nanocrystals tertanam dalam amorf Al2 O3 matriks. Lapisan NEI dengan berbagai ketebalan digunakan dalam pekerjaan ini. Gerbang logam TaN diendapkan pada FeFET NEI menggunakan sputtering reaktif. Setelah pola dan etsa gerbang, BF2
+
ion ditanamkan ke daerah sumber/penguras dengan energi 20 keV dan dosis 1 × 15 cm
−2
. Nikel (Ni) tiga puluh nanometer diendapkan di daerah source/drain menggunakan proses lift-off. Akhirnya, fabrikasi perangkat diselesaikan dengan anil termal cepat (RTA). Kontrol transistor efek medan logam-oksida-semikonduktor (MOSFET) dengan dielektrik murni Al2 O3 lapisan isolasi gerbang juga dibuat.
Gambar 1b menunjukkan skema 3D dari NEI FeFET yang dibuat, yang terdiri dari nanocrystals FE yang tertanam dalam lapisan isolasi gerbang DE amorf. Meskipun volume material FE kecil, namun cukup untuk aplikasi NCFET dan NVM. Bahan DE isolasi adalah kunci untuk mencapai kebocoran gerbang rendah dan tegangan operasi rendah; harus memiliki energi celah pita yang besar dan permitivitas dielektrik yang tinggi (κ ). Itu juga harus menyediakan medan koersif yang tinggi (Ec ) dari nanocrystals FE tertanam.
Gambar mikroskop elektron transmisi cross-sectional (XTEM) pada Gambar. 2a menunjukkan daerah sumber/tiriskan, saluran, dan tepi gerbang dari FeFET yang dibuat. Gambar 2b dan c menunjukkan ketebalan lapisan NEI dipelajari dalam pekerjaan ini menjadi 3,6 dan 2,1 nm, masing-masing. Perhatikan bahwa lapisan antarmuka GeOx ada di antara lapisan NEI dan Ge, meskipun tidak dapat dilihat.
a Gambar XTEM menunjukkan gerbang, saluran, dan daerah sumber/pembuangan NEI-FeFET. b dan c Gambar XTEM dari tumpukan gerbang FeFET dengan lapisan NEI setebal 3,6 dan 2,1 nm, masing-masing
Gambar TEM (HRTEM) resolusi tinggi pada Gambar 3 menunjukkan ZrO2 nanocrystals tertanam dalam amorf Al2 O3 pada Ge(001) dalam sampel NEI dengan ketebalan 3,6 dan 6 nm. Dalam pekerjaan kami sebelumnya, kami telah menunjukkan bahwa persentase atom Zr di lapisan NEI kurang dari 0,5% [12]. Berdasarkan pola difraksi, jarak antar bidang d dalam nanocrystals dihitung menjadi 0,173 nm, yang sesuai dengan (111) berorientasi ortorombik ZrO2 fase [13].
Gambar HRTEM menunjukkan kristal nano yang tertanam dalam Al2 . amorf O3 untuk sampel dengan ketebalan a 3,6 nm dan b 6nm. Sisipan menunjukkan bahwa jarak antar bidang d dalam nanocrystal adalah 0,173 nm, sesuai dengan o-ZrO2 (111) fase
Polarisasi vs. tegangan (P -V ) dan pengukuran piezoresponse force microscopy (PFM) dilakukan pada sampel NEI dengan ketebalan yang berbeda. Untuk mengkarakterisasi feroelektrik lapisan NEI, P -V kurva TaN/NEI (3,6 nm)/Ge, TaN/NEI (6 nm)/Si0,7 Ge0,3 , dan kapasitor TaN/NEI (10 nm)/TaN masing-masing ditunjukkan pada Gambar 4a, b, dan c. Lapisan NEI menunjukkan P . yang lebih rendah daripada nilai yang dilaporkan dari HfZrO2 (HZO) [14], yang disebabkan oleh fakta bahwa rasio volume ZrO2 nanocrystal di Al2 O3 matriks cukup rendah. Terlihat bahwa sisa polarisasi Pr dari film NEI meningkat dengan meningkatnya ketebalan film. P-V kurva pada Gambar. 4c menunjukkan bahwa feroelektrik lapisan NEI merosot sementara suhu anil meningkat dari 450 menjadi 550 °C. Tercatat bahwa alasan untuk P-V . yang tidak tertutup loop karena kebocoran memang ada. Dilaporkan bahwa offset yang dihasilkan pada medan listrik nol berkurang ketika rentang tegangan diturunkan [3, 15, 16]. Gambar amplitudo (atas) dan fase (bawah) dari 3,6 nm, 6 nm, dan 10 nm NEI diukur, seperti yang ditunjukkan pada Gambar. 5a, b, dan c, masing-masing. Seperti yang ditunjukkan pada Gambar. 6, pola yang menunjukkan polaritas berlawanan yang tertulis pada permukaan NEI pada TaN menunjukkan kontras yang lebih jelas dengan meningkatnya ketebalan film.
a –c Diukur P -V kurva TaN/NEI (3,6 nm)/Ge, TaN/NEI (6 nm)/Si0,7 Ge0,3 , dan TaN/NEI (10 nm)/TaN, masing-masing
a –c Gambar amplitudo (atas) dan fase (bawah) pengukuran PFM untuk masing-masing 3,6, 6, dan 10 nm NEI pada TaN
a –c Karakteristik perubahan fasa masing-masing 3,6, 6, dan 10 nm NEI pada TaN. Diamati bahwa polaritas yang berlawanan dapat ditulis ke permukaan lapisan NEI
Hasil dan Diskusi
NEI NCFET
Gambar 7a menunjukkan pengukuran IDS -VGS kurva NEI NCFET dengan ketebalan NEI 3,6 nm dianil pada 450 °C dan 500 °C. NCFET menunjukkan sedikit histeresis yang menunjukkan kecocokan yang baik antara kapasitansi feroelektrik dan kapasitansi MOS dalam transistor. NCFET menunjukkan efek NC yang diinduksi searah jarum jam I-V loop, yang berbeda dengan yang berlawanan dengan biaya trapping/detrapping [17]. Kebocoran gerbang IG sebagai fungsi dari VGS dari pasangan perangkat yang sama menunjukkan bahwa pembentukan kristal nano di Al2 O3 tidak meningkatkan kebocoran gerbang. Gambar 7b menunjukkan bahwa NCFET mencapai titik SS curam di bawah 60 mV/dekade untuk sapuan maju dan mundur. Fluktuasi SS di NEI NCFET, juga diamati di NC FinFETs [2, 18], mungkin karena polarisasi switching oleh nanocrystals atau domain feroelektrik yang berbeda. I . yang terukur DS -VDS kurva untuk pasangan perangkat yang sama pada Gambar 7c menunjukkan bahwa pada ∣VGSVTH = ∣ VDS = 1.0 V, NCFET dengan RTA pada 500 °C mencapai 29% lebih besar IDS dibandingkan dengan transistor yang dianil pada 450 °C. Hal ini disebabkan oleh fakta bahwa mobilitas pembawa di saluran dan karakteristik resistensi kontak dapat ditingkatkan dengan meningkatnya suhu annealing [19]. Karakteristik khas yang diinduksi oleh lapisan feroelektrik, resistansi diferensial negatif (NDR), diamati di IDS -VDS kurva untuk NCFET yang dianil pada suhu yang berbeda.
a Mengukur IDS -VGS dan AkuG -VGS kurva NCFET dengan NEI 3,6-nm yang dianil pada 450 °C dan 500 °C. b NEI NCFET memiliki poin di bawah 60 mV/dekade untuk VDS nilai 0,05 V. cAkuDS -VDS kurva untuk NCFET NEI yang menunjukkan fenomena NDR yang jelas. Transistor NC dianil pada 500 °C mencapai 29% IDS peningkatan dibandingkan dengan perangkat dengan RTA pada 450 °C pada tegangan suplai 1,0 V
Gambar 8a menunjukkan pengukuran IDS -VGS kurva NEI NCFET dan MOSFET kontrol dengan ketebalan isolator yang sama yaitu 2,1 nm. Perangkat memiliki LG dari 6 m. NCFET menunjukkan karakteristik bebas histeresis. Sisipan menunjukkan titik SS vs. IDS kurva untuk perangkat, menunjukkan bahwa peningkatan SS dicapai di NCFET dibandingkan dengan perangkat kontrol, hingga tegangan ambang batas. Gambar 8b menunjukkan IDS -VDS kurva NEI NCFET dan kontrol MOSFET. NCFET menunjukkan fenomena NDR untuk V . rendah GS . Efek NDR sesuai dengan karakteristik penurunan penghalang terinduksi saluran (DIBL) yang ditingkatkan di NCFET dibandingkan dengan kontrol MOSFET, seperti yang ditunjukkan pada Gambar. 8a. Di VGSVTH = ∣ VDS = 1,0 V, 16% AkuDS peningkatan diperoleh di NCFET dibandingkan dengan perangkat kontrol. NCFET dengan NEI 2,1 nm memiliki NDR yang kurang signifikan dibandingkan transistor dengan NEI 3,6 nm, yang sesuai dengan kesimpulan pada [20].
aAkuDS -VGS kurva NEI NCFET dan kontrol MOSFET dengan Al2 . murni O3 dielektrik. Kedua perangkat memiliki isolator gerbang 2,1 nm. Inset menunjukkan bahwa NCFET memiliki SS lebih curam daripada perangkat kontrol hingga tegangan ambang batas. b Mengukur IDS -VDS kurva untuk NCFET dan kontrol MOSFET. NDR diamati untuk NCFET pada V very yang sangat rendah GS . Di VGSVTH = ∣ VDS = 1.0 V, NCFET mencapai 16% IDS peningkatan dibandingkan dengan perangkat kontrol
Ketergantungan suhu NCFET dengan NEI setebal 3,6-nm diselidiki di sini. Gambar 9a menunjukkan SayaDS -VGS kurva diukur pada 10 °C dan 30 °C. Inset menunjukkan bahwa kinerja SS transistor tidak menurun pada suhu tinggi. Saat suhu meningkat, I -V kurva bergeser ke lebih negatif VGS karena efek feroelektrik yang dominan, yang berlawanan dengan tren untuk MOSFET konvensional. Gambar 9b merangkum pergeseran tegangan histeresis dan tegangan ambang switching maju dengan suhu. Maju VGS bergeser ke nilai yang lebih negatif saat suhu meningkat, yang mungkin disebabkan oleh peningkatan Ec dari NEI.
aAkuDS -VGS dari NEI (3,6 nm) NCFET diukur pada 10 °C dan 30 °C. Kurva menunjukkan pergeseran ke arah tegangan yang lebih negatif dengan meningkatnya suhu, seperti yang diharapkan. Inset menunjukkan titik curam SS. b Plot statistik histeresis (kiri) dan maju VGS @ 10
−7
A/μm (kanan) untuk NCFET dengan lapisan NEI 3,6-nm. Maju VGS bergeser ke arah negatif dengan meningkatnya suhu
NEI FeFET untuk Aplikasi Memori Non-Volatile
Dengan meningkatkan jangkauan VGS menyapu, tegangan histeresis dari NEI FeFET dapat ditingkatkan untuk mencapai jendela memori (MW) yang besar dan stabil untuk operasi baca dan tulis. Seperti ditunjukkan pada Gambar. 10, FeFET dengan NEI 3,6-nm menunjukkan bahwa MW meningkat dari 0,2 menjadi 1,14 V sebagai VGS rentang sapuan bervariasi dari (0,1 V, 0,1 V) hingga (1 V, 2 V). Daya tahan sapuan DC dari perangkat memori FeFET lainnya ditunjukkan pada Gambar 11a, Gambar 11b menggambarkan karakteristik histeresis sebagai fungsi dari jumlah siklus penyapuan DC. Stabil I-V jendela histeresis ~ 0,65 V terlihat.
Untuk V large yang besar GS Rentang sapuan DC, MW 1,14 V diamati untuk NEI (3,6 nm) FeFET
a Mengukur IDS -VGS kurva untuk NEI (3,6 nm) FeFET, melalui 1000 siklus penyapuan DC. b Pengukuran daya tahan sapuan DC menunjukkan bahwa NEI FeFET memiliki MW yang stabil melalui 1000 siklus
Gambar 12 membandingkan perangkat memori FeFET NEI terhadap FeFET yang dilaporkan, berkaitan dengan ketebalan lapisan MW dan FE [8, 21-24]. Perlu dicatat bahwa perangkat NEI FeFET dalam pekerjaan ini mencapai MW yang cukup besar (> 1 V) dengan ketebalan FE tertipis yang dilaporkan sebesar 3,6 nm. Kami berspekulasi bahwa lebih mudah untuk mencapai fase FE yang stabil di NEI dengan ketebalan yang lebih kecil, dibandingkan dengan HfO2 yang didoping [28,29,30].
Pembandingan perangkat memori FeFET NEI terhadap FeFET yang dilaporkan, terkait dengan MW dan tFE . FE tertipis dicapai oleh perangkat memori NEI FeFET
Terakhir, keunggulan NEI FeFET yang disediakan oleh ZrO2 nanocrystals tertanam dalam isolator gerbang amorf dibahas. Gambar 13 membandingkan lapisan NEI dengan HfO yang dilaporkan didoping2 film [2, 3, 21, 25–27], berkaitan dengan Ec dan Pr . NEI dapat mencapai P . yang jauh lebih rendah r dibandingkan dengan HfO yang didoping2 untuk E similar yang serupa c . Eksperimen kami telah menunjukkan bahwa Pr di bawah 1 C/cm
2
dapat menyediakan MW yang dibutuhkan dalam FeFET. Polarisasi yang berlebihan dapat menyebabkan depolarisasi yang lebih besar, menghasilkan karakteristik retensi yang lebih buruk, yang dilaporkan dalam [25]. Selanjutnya, properti FE dan DE dari lapisan NEI dapat disesuaikan secara terpisah:Pr ditingkatkan/dikurangi dengan menambah/mengurangi volume kristal nano FE, dan ditingkatkan dengan memasukkan elemen lain dalam matriks amorf (mis.. , LaAlO3 ), untuk mengoptimalkan kinerja FeFET.
Pembandingan lapisan NEI terhadap HfO yang dilaporkan didoping2 film, berkaitan dengan Ec dan Pr . NEI mencapai P . yang jauh lebih rendah r dibandingkan dengan HfO yang didoping2 sambil mempertahankan E . yang serupa c. [2, 3, 21, 25,26,27]
Kesimpulan
FeFET baru dengan ZrO2 nanocrystals tertanam dalam Al2 . amorf O3 lapisan isolasi gerbang dilaporkan. Analisis fisik menunjukkan bahwa kurang dari 0,5% Zr di Al2 O3 menghasilkan feroelektrik yang cukup untuk aplikasi NCFET dan NVM. Efek NC yang stabil diamati pada suhu pengukuran yang berbeda. Pengoperasian memori FeFET yang stabil dengan isolator gerbang yang tipis (ketebalan total 3,6 nm) ditunjukkan. MW yang stabil dicapai lebih dari 1000 siklus daya tahan DC. Desain NEI FeFET yang diusulkan menyediakan jalur untuk mengurangi ketebalan lapisan insulator gerbang FE/DE agar kompatibel dengan FinFET dengan pitch sirip yang sangat kecil.
