TFET SiGe Berbentuk Fin Tanpa Doping dengan Arus On Tinggi dan Rasio Pengalihan 12-Orde
Abstrak
Dalam artikel ini, TFET saluran SiGe berbentuk fin tanpa doping (DF-TFET) diusulkan dan diteliti. Untuk membentuk juncing terowongan garis yang efisien, saluran SiGe berbentuk fin dan overlap gate/source diinduksi. Melalui metode ini, DF-TFET dengan arus on-state tinggi, rasio pengalihan 12 orde magnitud dan tanpa efek ambipolar yang jelas dapat diperoleh. Stack dielektrik gate material tinggi κ diinduksi untuk meningkatkan kebocoran off-state, karakteristik antarmuka dan keandalan DF-TFET. Selain itu, dengan menggunakan saluran tanpa doping dan struktur fin, kesulitan proses doping dan pembentukan overlap gate asimetris dapat diatasi. Sebagai hasil, struktur DF-TFET dapat memiliki適用 manufaktur yang baik dan mengurangi jejak secara signifikan. Mekanisme fisik perangkat dan efek parameter pada performa diteliti dalam karya ini. Akhirnya, arus on-state (ION) 58,8 μA/μm, subthreshold swing minimum 2,8 mV/des (SSmin), subthreshold swing rata-rata (SSavg) 18,2 mV/des dapat diperoleh. Dengan karakteristik kapasitansi yang ditingkatkan, frekuensi potong 5,04 GHz dan produk gain bandwidth 1,29 GHz dapat diperoleh. Dengan performa dan ketahanan yang ditingkatkan, DF-TFET dapat menjadi kandidat yang sangat menarik untuk aplikasi daya ultra-rendah.
Pendahuluan
Seiring dengan penurunan skala MOSFET, kecepatan switching, performa frekuensi tinggi, densitas, biaya dan fungsionalitas sirkuit terpadu (IC) mengalami peningkatan besar[1]. Namun, seiring dengan kemajuan berkelanjutan dari penegasan tegangan, konsumsi daya tinggi yang tidak dapat diterima menjadi masalah serius untuk IC modern [1, 2]. Berkat mekanisme terowongan band-to-band, TFET dengan SS yang curam dan konsumsi daya rendah membawa solusi baru untuk masalah ini dan menarik banyak perhatian [3,4,5,6,7,8,9]. Namun, aplikasi TFET berbasis silikon konvensional dibatasi oleh arus on-state (ION) yang cukup rendah, rasio pengalihan rendah, efek ambipolar yang parah dan subthreshold swing (SS) rata-rata yang besar [1, 7]. Untuk meningkatkan performa TFET, aplikasi struktur baru dan materi baru pada TFET telah diusulkan dalam beberapa tahun terakhir. Misalnya, TFET dengan lapisan peningkatan laju terowongan diusulkan dalam beberapa tahun terakhir [5, 10, 11]. Dengan lapisan ini, panjang efektif jalur terowongan berkurang dan menghasilkan peningkatan laju terowongan yang jelas. Selain itu, TFET dengan struktur gate yang ditingkatkan diteliti oleh banyak kelompok penelitian [12,13,14,15,16,17,18,19,20]. Konsep terowongan garis diperkenalkan dalam L-TFET [17,18,19]. Sebagai hasil, SSavg 42,8 mV/desade dan ION 10−6A/μm dapat dicapai oleh L-TFET. Untuk meningkatkan lebih lanjut performa TFET, TG-TFET yang ditingkatkan dengan overlap T-shape dan dual source dilaporkan [20, 21]. Sebagai hasil, ION TG-TFET mencapai 81 μA/μm. Untuk meningkatkan lebih lanjut performa perangkat, persyaratan tinggi pada profil doping juncing terowongan diperlukan. Insinyur pabrik perlu membuat juncing tajam ultra-steep yang tebal hanya beberapa nanometer, dan ini sangat sulit untuk dicapai. Untuk menghindari kesulitan ini, TFET tanpa doping (DL-TFET) pada film semiconductor intrinsik tipis menggunakan konsep charge plasma dilaporkan oleh kelompok penelitian [22, 23]. Dalam DL-TFET, kesulitan manufaktur dapat dikurangi secara signifikan dengan menghapus juncing tajam ultra-steep. Degradasi performa yang diinduksi oleh fluktuasi dopan acak dapat dihindari. Selain itu, pembuatan DL-TFET tidak memerlukan anggaran termal tinggi untuk membuat sumber dan saluran, yang membuka kemungkinan untuk merealisasikan TFET pada substrat lain seperti kristal tunggal silikon pada kaca. Sebagai hasil, SS DL-TFET telah ditingkatkan secara besar-besaran. Namun, karena efisiensi rendah dari juncing terowongan titik, arus DL-TFET tidak cukup tinggi, yang sulit untuk memenuhi persyaratan aplikasi sirkuit modern yang semakin meningkat.
Dalam artikel ini, TFET saluran SiGe berbentuk fin tanpa doping (DF-TFET) baru diusulkan dan diteliti. Untuk meningkatkan performa dan ketahanan perangkat, juncing terowongan garis dan materi SiGe diterapkan pada DF-TFET. Sementara itu, fungsi kerja logam gate dioptimalkan untuk meningkatkan lebih lanjut laju terowongan. Selain itu, saluran tanpa doping mengurangi kesulitan proses manufaktur sementara struktur fin membuat pembuatan gate/backgate asimetris dapat diterapkan. Sebagai hasil, arus on-state (ION) 58,8μA/μm, arus kebocoran off-state (IOFF) mendekati 10−11 μA/μm, subthreshold swing rata-rata (SSavg) 18,2 mV/des dan subthreshold swing minimum (SSmin) 2,8 mV/des dapat dicapai oleh DF-TFET. Dengan kapasitansi gate yang relatif kecil (Cgg) dan kapasitansi gate ke drain (Cgd, performa analog/RF yang baik dapat diperoleh. Akhirnya, frekuensi potong (fT) mencapai 5,04 GHz dan produk gain bandwidth (GBW) mencapai 1,29 GHz.
Struktur artikel ini adalah sebagai berikut: bagian “Device Structure and Simulation Method“ menunjukkan metode simulasi TCAD dari karya ini. Struktur dan parameter DF-TFET diperkenalkan. Perbedaan dan keuntungan DF-TFET dibandingkan dengan DL-TFET dan TG-TFET diilustrasikan. Mekanisme, karakteristik dan performa analog/RF DF-TFET dibahas di bagian “Results and Discussion“. Perbandingan performa antara DF-TFET, DL-TFET dan TG-TFET dilakukan di bagian ini. Selain itu, pengaruh parameter perangkat pada performa dan parameter RF tipikal DF-TFET diteliti di bagian ini. Untuk memahami lebih lanjut potensi DF-TFET dalam aplikasi daya ultra-rendah, perbandingan karakteristik listrik di antara berbagai TFET dan DF-TFET di bawah bias tegangan rendah dilakukan.
Struktur Perangkat dan Metode Simulasi
Struktur yang diusulkan dari DF-TFET diilustrasikan pada Gambar 1a. Untuk meningkatkan performa perangkat, juncing terowongan garis diterapkan pada saluran SiGe berbentuk fin tanpa doping melalui konsep charge plasma [24, 25]. Diketahui bahwa ketebalan dielektrik gate dapat mempengaruhi arus terowongan secara signifikan. Ini karena sebagai hasil dari aproksimasi WKB [26], seperti yang ditunjukkan pada Eq. (1), probabilitas terowongan bergantung pada panjang screening efektif (λ), massa pembawa efektif (m*), jarak energi band (Eg) dan jendela energi screening efektif (ΔΦ).
Pengurangan ketebalan dielektrik gate atau penggunaan dielektrik tinggi κ akan mengurangi λ dan meningkatkan ΔΦ, yang akan menyebabkan peningkatan probabilitas terowongan secara eksponensial. Oleh karena itu, penggunaan dielektrik tinggi κ dan pengurangan ketebalan dielektrik dapat meningkatkan secara signifikan arus on-state TFET. Namun, ketebalan dielektrik yang kecil dan masalah kualitas antarmuka dari dielektrik tinggi κ akan menyebabkan masalah keandalan yang serius. Oleh karena itu, stack dielektrik gate 0,5 nm Al2O3 dan 2,0 nm HfO2 diatur untuk menjamin kualitas antarmuka yang baik [27,28,29], yang dapat mengurangi secara signifikan arus kebocoran dan meningkatkan keandalan dielektrik gate. Elektroda sumber terletak di atas struktur fin. Pada saat yang sama, elektroda tersebut juga berada di sisi fin dan berfungsi sebagai “backgate” untuk menerapkan bias nol. Dengan menggunakan gate dan elektroda sumber dengan fungsi kerja logam yang berbeda, juncing terowongan garis dapat dibentuk dalam saluran SiGe berbentuk fin tanpa doping melalui konsep charge plasma. Arah terowongan band-to-band (BTBT) tegak lurus terhadap permukaan gate/saluran. Ini dapat membantu meningkatkan ION dengan meningkatkan area juncing terowongan efektif.
Rasio switching tinggi (ION/IOFF) dapat diperoleh karena arus on-state (ION) yang besar dan arus off-state (IOFF) yang kecil yang disediakan oleh juncing terowongan garis. Selanjutnya, aplikasi struktur fin dalam DF-TFET dapat mengurangi jejak secara signifikan dibandingkan dengan TFET terowongan garis datar [30, 31]. Gambar 1b menunjukkan alur pembuatan yang tersedia untuk membentuk struktur DF-TFET. Tabel 1 menunjukkan parameter proses utama DF-TFET. Akhirnya, tanpa kesulitan untuk membuat juncing p–n tajam dan seragam, performa perangkat yang baik dan ketahanan dapat dicapai.
Untuk memahami lebih baik perbedaan dan keuntungan DF-TFET, DL-TFET dan TG-TFET, Gambar 2 menunjukkan struktur ketiga perangkat ini. Dengan juncing terowongan garis, L-TFET dan TG-TFET diharapkan mendapatkan arus on-state tinggi. Namun, hasil eksperimen menunjukkan bahwa performa aktual L-TFET tidak setinggi yang diharapkan [18, 19]. Salah satu alasan paling penting adalah kesulitan dalam membentuk juncing p–n tajam dan seragam dengan karakteristik antarmuka yang sempurna. Berdasarkan struktur L-TFET, TG-TFET memberikan perbaikan besar pada ION. Namun, TG-TFET masih menghadapi kesulitan dalam membentuk juncing p–n tajam yang sempurna. Oleh karena itu, untuk mendapatkan performa yang diinginkan yang baik, juncing p–n tajam dan seragam yang tebal hanya beberapa nanometer harus diperoleh, tetapi ini sangat sulit untuk direalisasikan dalam proses manufaktur. Dengan menggunakan saluran tanpa doping, DL-TFET dapat menghindari masalah ini dan membawa kualitas antarmuka yang lebih baik di dekat juncing terowongan. Namun, dibandingkan dengan TFET terowongan garis [16,17,18,19,20,21] dengan juncing p–n tajam, hasil simulasi menunjukkan bahwa ION DL-TFET relatif rendah [22, 23]. Untuk perbaikan lebih lanjut, DF-TFET diusulkan dan diteliti dalam karya ini.
Struktur a DF-TFET, b DL-TFET, c TG-TFET
Simulasi DF-TFET dilakukan dalam perangkat Silvaco Atlas TCAD. Model BTBT non-lokal diperkenalkan dalam simulasi ini untuk mempertimbangkan variasi spasial energi band, yang dapat membantu meningkatkan akurasi proses terowongan BTBT. Model mobilitas Lombardi dipertimbangkan untuk membuat mobilitas saluran akurat. Model penyempitan jarak energi band dipertimbangkan untuk menyesuaikan wilayah kontak ohmik yang terdoping berat, dan model rekombinasi Shockley–Read–Hall dipertimbangkan dalam karya ini, juga.
Hasil dan Pembahasan
Mekanisme dan Perbandingan DF-TFET, DL-TFET dan TG-TFET
Gambar 3a menunjukkan perbandingan karakteristik transfer DF-TFET, DL-TFET dan TG-TFET. Berkat juncing terowongan garis dalam saluran SiGe berbentuk fin, DF-TFET mencapai arus on-state (ION) 58,8 μA/μm dan mencapai rasio switching besar lebih dari 12 orde magnitud tanpa efek ambipolar yang jelas. Selanjutnya, subthreshold swing minimum (SSmin) 2,8 mV/des dan subthreshold swing rata-rata (SSavg) 18,2 mV/des diperoleh. Sebagai hasil, DF-TFET memiliki peningkatan yang jelas dalam ION dibandingkan dengan DL-TFET dan subthreshold swing dibandingkan dengan TG-TFET. ION DF-TFET lebih dari satu orde magnitud lebih besar dari DL-TFET pada VDS = VGS = 1 V. Gambar 3b menunjukkan kondisi energi band DF-TFET dan menggambarkan pembentukan jendela terowongan dalam saluran berbentuk fin. Garis merah titik-titik di inset Gambar 3b menunjukkan posisi di mana kurva energi band diperoleh.
a Karakteristik transfer DF-TFET, DL-TFET dan TG-TFET. b Kondisi energi band DF-TFET dalam kondisi kerja yang berbeda (inset menunjukkan posisi garis potong)
Distribusi besaran fisik penting dalam proses terowongan DF-TFET ditunjukkan pada Gambar 4, yang mencakup distribusi (a) potensial, (b) laju terowongan e, (c) kepadatan arus total dan (d) laju rekombinasi dalam kondisi kerja on-state. Pada Gambar 4a, gradien potensial yang jelas tegak lurus terhadap antarmuka gate/saluran dapat diamati. Dengan demikian, perbedaan potensial besar dihasilkan dalam saluran berbentuk fin dan ini akan memodulasi konsentrasi elektron dan lubang di kedua sisi saluran fin. Pada saat yang sama, lenturan energi band yang tajam dapat terbentuk dalam saluran berbentuk fin. Sebagai hasil, juncing terowongan garis yang paralel terhadap antarmuka gate/saluran dapat terbentuk. Gambar 4b menunjukkan laju terowongan e dalam struktur saluran fin. Nilai puncak laju terowongan e terdistribusi secara seragam di dekat antarmuka gate/saluran dan paralel terhadap permukaan. Ini membuktikan bahwa juncing terowongan garis paralel terhadap antarmuka gate/saluran. Gambar 4c menunjukkan jalur arus dalam DF-TFET. Elektron valensi dari sisi backgate/saluran terowongan ke konduksi band di dekat sisi gate/saluran. Di bawah pengaruh tegangan gate dan tegangan drain, elektron bergerak sepanjang saluran fin ke elektroda drain. Dengan cara ini, jalur arus terowongan terbentuk dalam DF-TFET. Gambar 4d menunjukkan distribusi laju rekombinasi dalam DF-TFET; ini dapat menggambarkan lokasi juncing terowongan dengan lebih jelas. Strip ungu dalam saluran fin SiGe dapat mewakili lokasi juncing terowongan.
Distribusi a potensial, b laju terowongan e, c kepadatan arus dan d laju rekombinasi DF-TFET
Karakteristik DC dengan Berbagai Parameter dan Performa Analog/RF
Gambar 5a, b menunjukkan karakteristik input dan output DF-TFET di bawah berbagai bias. Peningkatan VDS memiliki efek kecil pada karakteristik subthreshold swing, tetapi ION akan pertumbuhan linier sementara VDS meningkat dari 0,2 hingga 1,2 V (pada VGS = 1,0 V). Gambar 5c menunjukkan frekuensi potong (fT) dan produk gain bandwidth (GBW) yang dihitung oleh Eqs. (2) dan (3). Hasil menunjukkan bahwa frekuensi potong 5,04 GHz dan produk gain bandwidth 1,29 GHz dapat diperoleh.
a Input, b output dan c karakteristik radio frekuensi DF-TFET
Gambar 6a menunjukkan efek fungsi kerja gate (φGate) dan fungsi kerja drain (φDrain) pada karakteristik transfer DF-TFET. Seiring dengan peningkatan fungsi kerja, kurva karakteristik transfer bergeser ke arah positif. Seperti fungsi kerja bervariasi dari 3,7 hingga 4,2 eV, Vth meningkat linier dari 0 hingga 0,5 V sementara ION menurun linier dari 93,4 hingga 18,6 μA/μm. Ini memungkinkan untuk menyesuaikan Vth untuk diterapkan ke berbagai kebutuhan aplikasi. Gambar 6b menunjukkan efek rasio komposisi X dari Si1−XGeX. Peningkatan komposisi geranium mengakibatkan penurunan jarak energi band dan peningkatan jendela terowongan, seperti yang ditunjukkan pada inset Gambar 6b. Akhirnya, hasilnya peningkatan ION dan kurva karakteristik transfer bergeser ke arah negatif. Namun, ketika X > 0,7, baik kurva karakteristik transfer maupun ION memiliki sedikit perubahan dengan peningkatan X. Ini karena struktur energi band saluran menjadi tidak sensitif terhadap X ketika X > 0,7, seperti yang ditunjukkan pada inset Gambar 6b. Gambar 6c, d menunjukkan efek panjang gate (Wg) dan tebal saluran (Hc) pada karakteristik transfer. Inset Gambar 6c menunjukkan dimensi saluran perangkat di bawah berbagai Wg. Tidak sulit untuk diamati dari Gambar 6d bahwa DF-TFET akan mengalami penurunan ION ketika Hc menjadi terlalu kecil dan terlalu besar. Jadi, Hc yang tepat akan memberikan manfaat pada performa perangkat.
Karakteristik transfer dengan berbagai a fungsi kerja gate (φGate) dan fungsi kerja drain (φDrain), b rasio komposisi SiGe, c panjang gate (Wg) dan d tebal saluran (Hc)
Untuk memahami potensi DF-TFET dalam aplikasi daya ultra-rendah, Tabel 2 menunjukkan perbandingan performa berbagai TFET dengan DF-TFET. Dibandingkan dengan TFET dengan juncing terowongan p–n yang terdoping berat tradisional [6, 20, 32,33,34,35], DF-TFET memiliki keuntungan yang jelas pada SS dan rasio switching. Ini karena karakteristik DF-TFET dengan menggunakan elektrostatis doping. Dibandingkan dengan TFET tanpa doping lainnya [22, 23, 36, 37], DF-TFET memiliki keuntungan yang jelas pada ION. Ini karena laju terowongan yang ditingkatkan dengan menggunakan juncing terowongan garis dan materi SiBe. Dengan menggabungkan keuntungan juncing terowongan p–n dan juncing terowongan tanpa doping, DF-TFET dapat menyediakan arus operasional tinggi dan konsumsi daya statis rendah dalam aplikasi daya ultra-rendah.
Kesimpulan
Dalam karya ini, DF-TFET baru diusulkan dan karakteristik listrik dianalisis dengan metode simulasi. Karakteristik struktur, mekanisme fisik, performa dengan berbagai parameter dan performa analog/RF DF-TFET dibahas dan diteliti. Berkat struktur saluran fin tanpa doping, stack dielektrik gate, materi saluran SiGe dan juncing terowongan garis yang efisien, performa yang baik dalam karakteristik switching dan karakteristik analog/RF dapat diperoleh. Selain itu, dengan menghindari pembentukan juncing p–n tajam dalam proses manufaktur, doping seragam dengan konsistensi tinggi dan ketahanan tinggi terhadap fluktuasi proses dapat dicapai. Hasil simulasi menunjukkan bahwa, ION 58,8 μA/μm, rasio switching 12 orde magnitud, tanpa efek ambipolar yang jelas, SSmin 2,8 mV/des dan fT 5,04 GHz dapat dicapai oleh DF-TFET. Dengan arus operasional besar, rasio switching tinggi, SS yang curam, keandalan yang baik, proses pembuatan yang stabil dan ketenagaan manufaktur yang baik, dapat diharapkan sebagai salah satu kandidat yang menjanjikan untuk aplikasi sirkuit IC daya rendah di masa depan dan sensor sensitif.
Ketersediaan data dan bahan
Tidak berlaku (Naskah ini adalah studi teoritis murni tentang performa analog/RF TFET. Data simulasi telah diberikan dalam naskah ini, dan tidak perlu dijelaskan di sini).
