Merancang Penghitung Up Empat Bit Asinkron dengan Flip-Flop J-K
Sebelumnya kita telah memeriksa satu flip-flop J-K yang dikonfigurasi untuk menghitung mundur dalam urutan biner dua bit (11 → 10 → 01 → 00). Untuk membangun penghitung yang bertambah maju, kita harus menganalisis pola hitung maju dan menentukan cara menghubungkan beberapa flip-flop.
Penghitung biner bergantung pada pembagian frekuensi faktor-dua. Flip-flop J-K yang diatur dalam mode toggle ideal untuk tugas ini. Dengan merangkai beberapa flip-flop tersebut, kita dapat menghasilkan output biner empat bit. Tantangan utama adalah menyambungkan input jam sehingga setiap flip-flop berganti tepat ketika bit sebelumnya berubah dari 1 ke 0.
Di bawah ini adalah urutan biner untuk penghitung up empat bit. Perhatikan bahwa suatu bit hanya berganti ketika bit yang kurang signifikan berganti dari tinggi ke rendah.
Panah kecil menunjuk ke momen suatu bit membalik, menunjukkan transisi bit sebelumnya dari 1 ke 0.
Dengan menggunakan empat flip-flop J-K yang diatur untuk selalu berganti, kita dapat menyambungkan setiap input jam ke output Q flip-flop sebelumnya. Dengan picu tepi negatif (simbol gelembung), tepi jatuh sinyal Q sebelumnya meng-clock flip-flop berikutnya pada saat yang tepat.
Penghitung “Up” Empat Bit
Gelombang yang dihasilkan, didorong oleh osilator periodik, menunjukkan perilaku hitung maju yang diharapkan. Flip-flop pertama (Q0) berganti pada setiap tepi naik jam, sementara siklus kerja jam tidak perlu tepat 50 %—rangkaian tetap andal dengan bentuk pulsa apa pun.
Perhatikan bahwa menggunakan satu flip-flop J-K per output bit menghilangkan kebutuhan akan sinyal jam simetris, yang diperlukan ketika jam itu sendiri digunakan sebagai output.
Pendekatan kedua, menggunakan flip-flop yang dipicu tepi positif, adalah dengan meng-clock setiap flip-flop dengan output Q′ dari tahap sebelumnya. Karena Q′ selalu komplement dari Q, transisi 1→0 pada Q menghasilkan transisi 0→1 pada Q′, menyediakan tepi positif yang diperlukan.
Penghitung “Up” Empat Bit Alternatif
Dengan memperlakukan output Q′ sebagai seperangkat bit kedua, penghitung dapat secara bersamaan menghasilkan urutan hitung maju pada Q dan urutan hitung mundur pada Q′.
Penghitung Up dan Down Bersamaan
Semua desain flip-flop bertingkat ini menderita efek ripple. Penundaan propagasi menumpuk setiap kali flip-flop berganti, sehingga bit paling signifikan (MSB) tertinggal di belakang bit paling tidak signifikan (LSB). Selama transisi seperti 0111 → 1000, output meluncur melalui 0110, 0100, 0000 sebelum menetap di 1000, menghasilkan hitungan palsu sementara.
Kekurangan Rangkaian Penghitung Asinkron: Penundaan Propagasi
Efek ripple muncul sebagai rantai singkat perubahan keadaan, yang dapat menimbulkan masalah dalam aplikasi yang kritis waktu seperti multiplexer atau decoding alamat memori.
Rangkaian Penghitung Sinyal Strobe
Untuk mengurangi ripple, banyak rangkaian menggunakan sinyal strobe atau enable. Enable dikaitkan dengan jam sehingga perangkat downstream hanya bereaksi ketika output penghitung stabil. Untuk enable aktif-rendah, perangkat dinonaktifkan selama bagian tinggi pulsa jam, yang sama dengan aktivitas berganti.
Memastikan bahwa periode tinggi jam melebihi penundaan ripple maksimenjamin bahwa enable akan aktif hanya setelah penghitung sepenuhnya menetap.
Kekurangan Rangkaian Penghitung Asinkron: Kecebokan Terbatas
Karena penundaan propagasi menumpuk, penghitung asinkron tidak dapat berjalan lebih cepat dari tahap terlambat ditambah semua penundaan sebelumnya. Ini membatasi frekuensi operasi maksimum dan membuat penghitung sinkron lebih disukai untuk desain berkecepatan tinggi.
Keterbatasan ini memotivasi pengembangan arsitektur penghitung sinkron (non-ripple), yang akan dijelajahi selanjutnya.
REVIEW
- Penghitung up dapat dibangun dengan menyambungkan input jam flip-flop J-K yang dipicu tepi positif ke output Q′ tahap sebelumnya, atau dengan menggunakan flip-flop yang dipicu tepi negatif dengan output Q. Dalam kedua kasus, input J dan K dipegang tinggi.
- Semua penghitung flip-flop bertingkat menunjukkan efek ripple, menghasilkan hitungan palsu sementara; penghitung seperti itu disebut penghitung asinkron atau ripple.
- Strobing mengaktifkan rangkaian downstream hanya ketika output penghitung stabil, mencegah kesalahan yang disebabkan oleh ripple.
LEMBAR KERJA TERKAIT
