Memastikan Prosesor AI/ML yang Dapat Dipercaya: Peran Krusial Verifikasi Keandalan

Mengapa Verifikasi Keandalan Penting untuk Prosesor AI/ML

Seiring AI dan machine learning menjadi bagian integral dari spektrum aplikasi yang luas—dari kendaraan otonom hingga diagnosis kesehatan—kerusakan pada hardware dasar dapat merusak kepercayaan seluruh sistem.

Selama beberapa tahun terakhir, perusahaan mempercepat adopsi AI, menjadikannya prioritas utama untuk mencapai tujuan bisnis. Momen ini didorong oleh kemajuan algoritma, desain hardware canggih, dan pertumbuhan eksponensial data yang terdigitalisasi. Namun, untuk melestarikan pertumbuhan ini, perusahaan harus membuktikan bahwa hasil yang dihasilkan oleh teknologi AI/ML dapat dipercaya. Kepercayaan itu dimulai dari desain dan verifikasi rangkaian terpadu (IC) yang mendukung fungsionalitas AI/ML.

Paradigma Pemrosesan AI/ML

Beban kerja AI secara luas dikategorikan sebagai berbasis datacenter/cloud atau embedded. Di yang pertama, sumber daya komputasi berada di data center jarak jauh, sedangkan di yang kedua, chip AI khusus atau koprosesor disematkan dalam perangkat atau server edge yang lebih dekat dengan pengguna. Perangkat edge dapat khusus untuk pelatihan (machine learning) atau inferensi. Secara historis, pelatihan terjadi di cloud, namun kemunculan solusi edge berkinerja tinggi memindahkan lebih banyak beban pelatihan ke edge.

Merancang Chip AI/ML untuk Lingkungan Misi-Kritis

Chip AI embedded dirancang untuk domain tertentu seperti otomotif, kontrol industri, atau diagnosis medis—banyak di antaranya adalah misi-kritis. Misalnya, sistem bantu pengemudi canggih (ADAS) harus memproses data sensor dalam jendela latensi yang ketat; keterlambatan dapat menyebabkan tabrakan berbahaya.

IC ini memiliki unit komputasi paralel luas, densitas daya tinggi, dan rangkaian kompleks yang dirancang untuk memberikan performa puncak dalam envelop daya yang sempit. Meskipun CPU umum dapat menangani beberapa tugas AI, sifat serialnya membatasi throughput. GPU unggul untuk beban kerja paralel, dan field-programmable gate arrays (FPGA) menawarkan akselerasi yang dapat dikonfigurasi ulang. Meskipun demikian, jalur yang paling efisien sering melibatkan application-specific integrated circuits (ASIC) yang dioptimalkan bersama dengan stack perangkat lunak.

Manfaat Solusi AI Berbasis ASIC

ASIC menyediakan performa per watt yang superior, perilaku deterministik, penghematan area, dan waktu ke pasar yang lebih cepat. Gambar 1 menggambarkan diagram blok desain chip AI ASIC yang umum.

Gambar 1. Diagram blok untuk desain chip AI ASIC.

Komputasi Heterogen untuk Performa Optimal

Banyak sistem AI modern menggabungkan beberapa jenis inti—seperti CPU, GPU, dan ASIC—untuk menyeimbangkan tugas kontrol serial dengan pemrosesan data paralel. Pendekatan heterogen ini meningkatkan throughput sambil mempertahankan efisiensi daya, sering diukur sebagai tera-operasi per detik per watt (TOPS/W). Teknik hemat daya seperti dynamic voltage and frequency scaling, power gating, dan desain multi-Vt esensial untuk memenuhi metrik ini.

Dengan risiko yang tinggi, desain dan verifikasi yang andal dari IC kompleks ini sangatlah penting. Satu kesalahan sirkuit dapat merusak validitas AI dan merusak kepercayaan pemangku kepentingan.

Tantangan Verifikasi Keandalan untuk IC AI/ML

Chip AI/ML berisi jutaan hingga miliaran transistor—misalnya GPU Tesla P100 NVIDIA memiliki 15,3 miliar transistor, sedangkan Loihi Intel memiliki 2,07 miliar. Desainer harus memenuhi persyaratan keandalan yang berbeda untuk setiap lingkungan target, yang menuntut pengujian menyeluruh terhadap spesifikasi yang telah ditentukan.

Keterbatasan Verifikasi Tradisional

Pemeriksaan manual dan simulasi gaya SPICE klasis tidak praktis untuk desain yang begitu besar, memakan waktu, rawan kesalahan, dan tidak skalabel. Bahkan ketika desainer mempartisi blok IP untuk verifikasi terisolasi, interaksi antar-blok—terutama di antara inti komputasi, interconnect, dan memori bandwidth tinggi—sering diabaikan, yang mengarah pada cakupan yang tidak lengkap.

Waktu berjalan yang lama pada alat verifikasi konvensional dapat menunda peluncuran produk, menyoroti kebutuhan akan solusi terotomatisasi dan skalabel yang memanfaatkan lingkungan komputasi multi-core dan terdistribusi.

Calibre PERC: Platform Keandalan yang Kualifikasi Pabrik

Platform keandalan Calibre PERC mengatasi tantangan ini dengan menawarkan scaling multi-threaded (MT) dan multi-threaded flexible (MTflex), mendistribusikan tugas verifikasi di beberapa CPU dan mesin jarak jauh untuk eksekusi cepat pada desain AI/ML besar.

Gambar 2. Scaling multi-threaded dan fleksibel mendistribusikan tugas ke beberapa remote untuk eksekusi keseluruhan yang lebih cepat.

Di luar scaling dasar, Calibre PERC mengintegrasikan data netlist dan layout untuk mendeteksi spektrum luas masalah keandalan, memungkinkan desainer untuk secara proaktif mengurangi kegagalan performa dan operasional.

Keandalan Tingkat Transistor dalam Arsitektur Daya Multi-Domain

IC AI/ML modern sering menggunakan beberapa domain daya untuk mengisolasi IP analog, mengaktifkan power gating, dan mendukung penskalaan tegangan independen. Misalnya, arsitektur Skylake Intel menggunakan sembilan domain daya utama.

Elemen sirkuit khusus—regulator tegangan, sak/header/footer switch, level shifter, sel isolasi, dan sel retensi state—diperlukan di setiap antarmuka domain. Verifikasi harus mengonfirmasi implementasi dan konektivitas yang benar dari elemen-elemen ini, seperti yang diilustrasikan dalam Gambar 3.

Gambar 3. Penggunaan elemen khusus (seperti level shifter, sel isolasi, dan sak power-gating) di dalam desain daya rendah memerlukan teknik verifikasi khusus.

Desainer juga harus memastikan pemilihan perangkat yang tepat di seluruh domain—misalnya, menggunakan transistor oksel tekat untuk suplai tegangan tinggi—untuk menghindari ketidakstabilan suhu bias (BTI) dan mekanisme degradasi lainnya.

Format Daya Terpadu (UPF) untuk Validasi Tingkat Transistor

UPF menyediakan deskripsi niat daya yang konsisten melalui alur desain. Alur UPF tradisional berfokus pada tingkat logika atau gate, namun Calibre PERC memperluas penggunaan UPF ke tingkat transistor, memungkinkan pemeriksaan otomatis untuk level shifter yang hilang atau tidak terhubung dengan benar, kondisi overstress listrik (EOS), well floating, dan lainnya.

Keandalan Seumur Hidup: Mencegah Degradasi Jangka Panjang

Chip AI/ML harus mempertahankan operasi yang andal selama masa desainnya. Masalah seperti BTI, EOS, elektromigrasi (EM), dan hotspot densitas arus dapat secara diam-diam menurunkan performa atau menyebabkan kegagalan yang merusak.

Misalnya, domain tegangan tinggi yang menggerakkan transistor oksel tipis tanpa level shifter yang sesuai tidak akan gagal segera tetapi akan mengalami degradasi yang dipercepat seiring waktu, yang mengarah pada kegagalan akhir. Sebagian besar, EM—yang didorong oleh aliran arus—menciptakan ruang kosong dan bukit yang meningkatkan resistensi atau menyebabkan short. Pabrik menyediakan batas EM berdasarkan lingkungan aplikasi yang dimaksud; desainer biasanya menargetkan kondisi terburuk dan memvalidasi terhadap batas-batas ini.

Ketidakhad pemeriksaan keandalan pre-silicon dapat menyebabkan penundaan tape-out, kehilangan kepercayaan pelanggan, reaksi pasar negatif, pengembalian barang, atau bahkan kerugian fisik dalam penerapan yang kritis keselamatan.

Analisis dan Manajemen Strategis Keandalan AI/ML

Kemajuan cepat hardware AI/ML bergantung pada analisis keandalan yang ketat. Alat EDA canggih yang mengatasi tantangan unik dari chip AI/ML besar dan kompleks memungkinkan rumah desain untuk mengirimkan produk yang beroperasi dengan andal selama masa pakai yang dimaksud, memupuk kepercayaan pada hasil AI di seluruh industri.

Industry Articles adalah bentuk konten yang memungkinkan mitra industri untuk berbagi berita, pesan, dan teknologi yang berguna dengan pembaca All About Circuits dengan cara yang konten editorial tidak cocok untuknya. Semua Industry Articles tunduk pada pedoman editorial yang ketat dengan maksud menawarkan berita yang berguna, keahlian teknis, atau cerita bagi pembaca. Pandangan dan pendapat yang dinyatakan dalam Industry Articles adalah pendapat mitra dan bukan secara refleksi pendapat All About Circuits atau penulisnya.