MOSFET p-Ge dengan Mobilitas Tinggi dan Pasivasi Silikon Amorf: Efek Orientasi Permukaan
Abstrak
Kami menunjukkan bahwa pasivasi silikon amorf (a-Si), yang ditetapkan oleh sputtering magnetron pada suhu ruangan, menghasilkan MOSFET p-Ge dengan mobilitas lubang efektif tertinggi pada substrat terorientasi (001). Dengan cap a-Si 0,9 nm, perangkat (001) memberikan μeff puncak sebesar 278 cm²/V·s—lagat tiga kali lipat mobilitas universal Si—sambil mempertahankan subthreshold swing dan kebocoran yang rendah. Perangkat pada orientasi (011) dan (111) menunjukkan mobilitas yang lebih rendah dan densitas status antarmuka yang lebih tinggi, menekankan pentingnya orientasi kristal dalam desain MOSFET Ge.
Latar Belakang
Germanium menawarkan mobilitas lubang yang lebih tinggi dan budget termal yang lebih rendah dibandingkan silikon, menjadikannya menarik untuk CMOS generasi berikutnya dan transistor tipis [1–6]. Mencapai potensi ini memerlukan antarmuka dengan densitas cacat minimal. Cap silikon amorf telah muncul sebagai strategi pasivasi terkemuka karena menekan status antarmuka, menunjukkan stabilitas termal yang baik, dan dapat ditetapkan pada suhu rendah oleh depositasi fisis uap (PVD) [7–13]. Dalam pekerjaan ini kami menggunakan sputtering magnetron untuk menumbuhkan a-Si pada wafer Ge(001), Ge(011) dan Ge(111), kemudian mengevaluasi performa listrik yang dihasilkan.
Metode
Gambar 1a menunjukkan alur proses. Setelah pembersihan HF cair (1:50), lapisan a-Si 0,5–0,9 nm ditetapkan oleh sputtering pada 50 W selama 60–100 s. Dielektrik gate HfO₂ 5 nm ditetapkan oleh ALD (250 °C, TDMAHf/H₂O). Elektroda gate TaN 50 nm ditetapkan, difola, dan di-etch. Ion BF₂⁺ (30 keV, 1×10¹⁵ cm⁻²) diimplantasi ke source/drain, diikuti oleh metalisasi Ni 15 nm dan aneling termal cepat 400 °C untuk aktivasi. Gambar 1b dan 1c menunjukkan lintang dan tampilan atas perangkat yang selesai.
a Urutan proses yang menunjukkan langkah-langkah kunci yang digunakan untuk memproduksi MOSFET p-Ge dengan tSi yang berbeda. b Skema lintang MOSFET p-Ge dengan IL SiO₂. c Citra mikroskop tampilan atas MOSFET p-Ge yang diproduksi
TEM dari tumpukan a-Si 0,5 nm dan 0,9 nm (Gambar 2) mengungkapkan bahwa cap yang lebih tipis sepenuhnya teroksidasi, sementara yang lebih tebal mempertahankan dua monolapis Si setelah aneling. IL Si/SiO₂ oleh karena itu bergantung pada ketebalan a-Si.
Citra TEM lintang tumpukan gate MOSFET p-Ge dengan a tSi 0,5 nm dan b tSi 0,9 nm. Inset HRTEM menunjukkan IL Si/SiO₂ yang terbentuk antara HfO₂ dan channel Ge.
Hasil dan Pembahasan
Gambar 3a menampilkan kurva ID–VG dan IG–VG untuk perangkat (001), (011) dan (111) dengan a-Si 0,9 nm. Semua perangkat menunjukkan karakteristik transfer yang baik (LG = 3 µm, W = 100 µm, arah channel [110]). Pada VG–VTH sebesar –0,8 V, transistor (001) memberikan ION tertinggi (Gambar 3b), yang dikaitkan dengan μeff superiornya. Analisis statistik (Gambar 4) mengonfirmasi bahwa perangkat (001) memiliki ION tertinggi, kebocoran terendah, subthreshold swing (SS) terbaik, dan VTH paling menguntungkan di antara ketiga orientasi.
a Kurva ID–VG dan IG–VG yang diukur dari MOSFET p-Ge (001), (011) dan (111) dengan tSi 0,9 nm. b Kurva ID–VD yang diukur pada berbagai VG–VTH untuk perangkat.
Perbandingan a ION, b kebocoran, c SS, dan d VTH untuk MOSFET p-Ge (001), (011) dan (111) dengan tSi 0,9 nm.
Pengukuran kapasitansi–tegangan (Gambar 5) menunjukkan kapasitansi inversi yang hampir identik (~1,56 µF/cm²) untuk semua orientasi, yang menunjukkan bahwa laju depositasi a-Si independen dari wajah kristal. CET yang dihasilkan sebesar 2,2 nm. Pergeseran VTH yang sedikit konsisten dengan variasi doping minor di seluruh wafer.
a Kurva CINV–VG untuk MOSFET p-Ge dengan tSi 0,9 nm pada orientasi yang berbeda. b Plot statistik CINV terpuas, menunjukkan variasi yang dapat diabaikan.
Ekstraksi mobilitas (Gambar 6) mengungkapkan μeff puncak sebesar 278 cm²/V·s pada QINV ≈ 3,5×10¹² cm⁻² untuk perangkat (001)—lagat tiga kali lipat nilai universal Si. μeff yang lebih tinggi dikaitkan dengan densitas status antarmuka (Dit) yang lebih rendah, bukan dengan kekasaran permukaan, yang sebanding di seluruh orientasi.
μeff versus QINV untuk MOSFET p-Ge dengan tSi 0,9 nm pada substrat (001), (011) dan (111). Perangkat (001) mencapai peningkatan 2,97× dibandingkan mobilitas universal Si pada 3,5×10¹² cm⁻².
Gambar 7 mengeksplorasi dampak ketebalan a-Si pada perangkat (111). Pengurangan tSi dari 0,9 nm ke 0,5 nm meningkatkan ION sebesar 32 % pada VDS = –1,5 V dan VG–VTH = –0,8 V, tetapi sekaligus menurunkan SS dan meningkatkan kebocoran, karena Dit yang lebih tinggi. Perdagangan diukur dalam Gambar 8: cap yang lebih tipis menghasilkan CET lebih rendah dan CINV lebih tinggi, meningkatkan arus drive, tetapi Dit yang lebih tinggi menghasilkan SS yang lebih buruk dan kebocoran.
a ID–VG dan IG–VG untuk MOSFET p-Ge (111) dengan tSi yang berbeda. b Kurva ID–VD pada VDS = –0,05 V dan –0,5 V.
Perbandingan statistik a ION, b kebocoran, c SS, dan d VTH untuk MOSFET p-Ge (111) dengan tSi = 0,5, 0,7 dan 0,9 nm.
Gambar 9 menunjukkan bahwa cap 0,5 nm memberikan μeff tertinggi (229 cm²/V·s) pada QINV tinggi, tetapi dengan biaya peningkatan Dit. Nilai CET yang diekstrak dari CINV–VG (Gambar 9a) adalah 1,8, 1,9 dan 2,2 nm untuk tSi = 0,5, 0,7 dan 0,9 nm, masing-masing.
a CINV–VG yang diukur pada 300 kHz untuk perangkat (111) dengan tSi 0,5, 0,7 dan 0,9 nm. b μeff versus QINV untuk perangkat yang sama.
Peringkat dengan literatur (Gambar 10) mengonfirmasi bahwa pasivasi a-Si kami memberikan μeff yang kompetitif, meskipun optimasi lebih lanjut dapat menutup kesenjangan dengan teknik berbasis Si₂H₆.
a μeff untuk MOSFET p-Ge dalam pekerjaan ini dibandingkan dengan perangkat Ge relaks yang dipublikasikan. b dan c Peringkat μeff pada QINV = 5×10¹² cm⁻² dan 1×10¹³ cm⁻², masing-masing, untuk berbagai nilai CET.
Terakhir, perangkat (001) dengan a-Si yang lebih tipis (0,5 nm) menunjukkan ION yang ditingkatkan tetapi kebocoran sedikit lebih tinggi dibandingkan dengan versi 0,9 nm, menggambarkan perdagangan antara CET dan Dit.
a Kurva ID–VG dan IG–VG untuk MOSFET p-Ge (001) dengan tSi 0,5 dan 0,9 nm. b Kurva ID–VG untuk kedua perangkat.
Dit diekstrak dari pengukuran SS (Eq. 1) dan diplot terhadap tSi untuk setiap orientasi (Gambar 12). Nilai Dit terendah ditemukan untuk perangkat (001) dengan 0,9 nm dan untuk perangkat (111) dengan 0,7 nm. Korelasi ini menjelaskan SS superior dari perangkat (001).
Dit versus ketebalan a-Si untuk MOSFET p-Ge pada substrat (001), (011) dan (111).
Kesimpulan
Pasivasi silikon amorf dengan sputtering magnetron pada suhu ruangan menghasilkan MOSFET p-Ge dengan arus drive tinggi dan kebocoran rendah, khususnya pada substrat (001). Cap a-Si 0,9 nm menghasilkan μeff puncak sebesar 278 cm²/V·s, peningkatan 2,97× dibandingkan Si, dan SS yang unggul. Pengurangan ketebalan cap menjadi 0,5 nm lebih meningkatkan ION melalui CET yang lebih tipis, tetapi dengan biaya peningkatan Dit, kebocoran yang lebih tinggi, dan SS yang menurun. Hasil ini menunjukkan bahwa baik orientasi kristal maupun ketebalan a-Si harus dioptimalkan untuk menyeimbangkan drive, kebocoran, dan kualitas antarmuka dalam perangkat berbasis Ge.
