SCR Tegangan Tahan Tinggi Baru dengan Struktur Rekombinasi Carrier Tertanam untuk Kekebalan Latch-up dan Perlindungan ESD yang Kuat
Abstrak
Penyearah terkendali silikon tegangan tinggi yang kompatibel dengan proses CMOS (HHV-SCR) baru untuk perlindungan pelepasan muatan listrik statis (ESD) diusulkan dan ditunjukkan oleh simulasi dan pengujian pulsa saluran transmisi (TLP). Daerah rekombinasi hole (atau elektron) yang baru diperkenalkan H-RR (atau E-RR) tidak hanya menggabungkan kembali pembawa minoritas dalam basis transistor PNP (atau NPN) parasit dengan lapisan N+ (atau P+), tetapi menyediakan rekombinasi tambahan untuk menghilangkan pembawa longsoran permukaan oleh lapisan P+ (atau N+) yang baru ditambahkan di H-RR (atau E-RR), yang membawa peningkatan lebih lanjut dari tegangan penahan (Vh ). Dibandingkan dengan V . yang diukur h dari 1,8 V tegangan rendah yang dipicu oleh penyearah yang dikendalikan silikon (LVTSCR), Vh HHV-SCR dapat ditingkatkan menjadi 8,1 V sambil mempertahankan arus kegagalan yang cukup tinggi (It2> 2,6 A). Peningkatan lebih dari empat kali dalam figure of merit (FOM) tercapai.
Pengantar
Dengan perkembangan teknologi terintegrasi semikonduktor dan miniaturisasi ukuran fitur perangkat semikonduktor yang konsisten, kerusakan perangkat yang disebabkan oleh ESD menjadi lebih parah. Dengan biaya area chip yang besar, perangkat konvensional seperti dioda dan gerbang grounded N-channel MOSFET (ggNMOS) yang menampilkan ketahanan ESD normal dilaporkan [1]. Untuk mewujudkan peningkatan kemampuan ESD dengan dimensi perangkat yang lebih kecil, penyearah terkontrol silikon yang dipicu tegangan rendah (LVTSCR) telah dianggap sebagai perangkat yang menarik karena kemampuan arusnya yang tinggi per satuan luas [2]. Untuk aplikasi tegangan rendah, karena tegangan pemicu rendah yang tertanam (Vt1 ) ggNMOS, LVTSCR dengan ketahanan ESD yang sangat baik mampu memberikan kecepatan respons ESD yang lebih cepat daripada yang diperoleh pada SCR konvensional. Namun, umpan balik positif bawaan yang kuat menyebabkan V . yang sangat rendah h (1~2 V), yang bertanggung jawab atas latch-up dan mis-trigger sementara [3]. Efek negatif seperti itu dapat ditekan secara efektif hanya dengan meningkatkan Vh [3,4,5,6,7,8,9,10,11]. Perangkat akan bebas dari kesalahan pemicu sementara, sementara Vh lebih tinggi dari tegangan catu daya (VDD). Dengan demikian, wilayah N+ESD dan wilayah P+LDD ditambahkan ke dalam SCR dengan masker tambahan dan langkah-langkah implan ion untuk meningkatkan Vh [3]. Namun, kekokohan ESD dapat menurun karena disipasi daya tambahan bersamaan dengan peningkatan Vh . Selain itu, teknologi penjepit tegangan emitor untuk Vh peningkatan dengan arus kegagalan yang dapat diterima (It2 ) juga diusulkan [5]. Namun demikian, Vh dalam pendekatan yang disebutkan di atas tidak dapat disesuaikan yang masih menghadirkan ketidaknyamanan dan keterbatasan dalam aplikasi serbaguna.
Dalam surat ini, penyearah terkontrol silikon tegangan tinggi baru (HHV-SCR) diusulkan dan ditunjukkan oleh simulasi TCAD dan pengujian TLP. Perangkat secara bersamaan mencapai V . tinggi h , tinggi Akut2 , dan dapat disesuaikan Vh tanpa topeng dan langkah tambahan. Uji TLP dilakukan untuk memvalidasi bahwa Vh dapat ditingkatkan secara efektif sambil mempertahankan I . yang cukup tinggi t2 . Menurut hasil pengujian, fitur HHV-SCR empat kali lebih tinggi Vh daripada di LVTSCR dengan degradasi yang dapat diabaikan di It2 .
Metode
Dalam karya ini, SCR tegangan tinggi baru dengan struktur rekombinasi pembawa tertanam diselidiki. Model fisik IMPACT.I, BGN, CONMOB, FLDMOB, SRH, dan SRFMOB digunakan dalam simulasi numerik. Berdasarkan model, H-RR dan E-RR dioptimalkan untuk mencapai V high yang tinggi h dan P high tinggi M . HHV-SCR dan LVTSCR yang difabrikasi diuji oleh sistem TLP.
Struktur dan Mekanisme
Tampilan penampang skema dari HHV-SCR yang diusulkan dan diagram tata letak ditunjukkan pada Gambar. 1a, b, masing-masing. H-RR dan E-RR yang baru diperkenalkan yang dibentuk oleh N+ dan P+ mengambang identik dengan N+ dan P+ di area anoda dan katoda, masing-masing. N+ mengambang di H-RR (atau P+ mengambang di E-RR) ditempatkan di sebelah wilayah P+ di anoda (atau wilayah N+ di katoda). Selain itu, floating P+ baru di H-RR (atau floating N+ di E-RR) juga terletak di sebelah floating N+ di H-RR (atau floating P+ di E-RR). Pemicu rendah N+ di H-RR (TN+) dan pemicu rendah P+ di E-RR (TP+) juga dibuat dengan proses yang sama seperti wilayah N+ (atau P+) di anoda (atau katoda) untuk memastikan Vt1 dalam kisaran yang dapat diterima. Sebagai tegangan ESD positif (VESD ) naik ke tingkat tertentu, sambungan TN+/Sumur-P/TP+ dengan tegangan tembus rendah akan rusak terlebih dahulu diikuti oleh snapback transistor parasit yang dipicu oleh arus longsoran. Umpan balik positif yang kuat dari BJT parasit bertanggung jawab atas rendahnya Vh dari LVTSCR. Dalam HHV-SCR, N+ di H-RR (atau P+ di E-RR) akan menggabungkan kembali pembawa minoritas yang disuntikkan dari tepi anoda P+ (atau katoda N+), yang mengurangi penguatan arus (β ) dari PNP parasit (atau NPN) dan menghilangkan efek bipolar permukaan. Yang penting, P+ dalam H-RR (atau N+ dalam E-RR) memblokir jalur resistansi rendah permukaan dengan menggabungkan kembali elektron permukaan (atau lubang). Dibandingkan dengan H-RR tanpa P+ (atau E-RR tanpa N+), P+ baru dalam H-RR (atau N+ dalam E-RR) memberikan rekombinasi tambahan untuk menghilangkan elektron permukaan (atau lubang) yang disuntikkan dari katoda ( atau anoda) dan yang diinduksi oleh ionisasi tumbukan (ditunjukkan pada Gambar 3a), yang membawa peningkatan lebih lanjut dari Vh . Dengan menggabungkan modifikasi ini, peningkatan signifikan dalam FOM diverifikasi. Angka merit (FOM) dikutip dari [7] dan didefinisikan sebagai kepadatan daya yang dapat ditoleransi dari satu perangkat yang diberikan oleh FOM=(Vh ·Sayat2 )/(T ·A ) untuk mengevaluasi Vh dan Akut2 kinerja perangkat tunggal. Umumnya, disertai dengan peningkatan Vh kinerja, itu masih menyebabkan penurunan It2 karena disipasi daya yang lebih tinggi. Oleh karena itu, semakin tinggi FOM menandakan perangkat tunggal dapat mencapai kemampuan arus yang lebih tinggi pada V . yang lebih tinggi h tingkat (N adalah nomor perangkat susun; A adalah lebar perangkat).
a Tampilan penampang skema dari HHV-SCR yang diusulkan. b Diagram tata letak HHV-SCR yang diusulkan
Hasil dan Diskusi
Hasil simulasi
Karakteristik perangkat dipelajari dan disimulasikan oleh TCAD Medici, di mana model yang sesuai seperti ionisasi dampak dan model mobilitas yang bergantung pada konsentrasi digunakan. Kurva IV yang disimulasikan dari LVTSCR dan HHV-SCR ditunjukkan pada Gambar. 2. Vh LVTSCR serendah 1,8 V, sedangkan Vh HHV-SCR ditingkatkan dari 4,6 V menjadi 8,1 V dengan penurunan d1 dari 0,6 m menjadi 0 m untuk d2 =0,5 m. Faktanya, d1 yang lebih kecil disukai untuk meningkatkan kemampuan rekombinasi N+ di H-RR (atau P+ di E-RR) untuk mendapatkan β yang lebih rendah , yang menjelaskan bahwa HHV-SCR selalu mencapai V highest tertinggi h untuk d1 =0 m. Hasil simulasi pada Gambar 2b menunjukkan bahwa Vh HHV-SCR lebih ditingkatkan dengan peningkatan d2 dari 0,5 menjadi 1 m karena bertambahnya panjang perangkat. Untuk demonstrasi, P+ di H-RR (atau N+ di E-RR) juga merupakan faktor kunci untuk meningkatkan Vh . Hasil simulasi ditunjukkan pada Gambar. 2c. Ketika H-RR (atau E-RR) dengan d3 + d4 tetap sepenuhnya dibentuk oleh doping berat N+ (atau P+) (misalnya, d3 =3,5 m, d4 =0 m), simulasi Vh adalah 7,1 V. Dengan memasukkan P+ di dalam H-RR dan N+ di dalam E-RR dengan d3 + d4 tetap (misalnya, d3 =2,5 m, d4 =1,0 m), simulasi Vh dapat ditingkatkan hingga sekitar 9,5 V. Dapat disimpulkan bahwa P+ baru dalam H-RR (atau N+ dalam H-RR) efektif dalam menggabungkan kembali elektron longsoran permukaan (atau lubang) untuk memblokir jalur arus permukaan. Oleh karena itu, V . yang lebih tinggi h diperlukan untuk HHV-SCR untuk mempertahankan arus holding yang sama (Ih ). Kurva rekombinasi saja garis AA′ yang ditunjukkan pada Gambar. 3a menunjukkan peningkatan laju rekombinasi yang disebabkan oleh P+ baru dalam H-RR (atau N+ dalam E-RR). TN+ dan TP+ diadopsi untuk memastikan Vt1 dalam kisaran yang dapat diterima. Dengan menyesuaikan d2 dan d5 pada d5 + d2 + d5 tetap, Vt1 HHV-SCR dapat dikurangi secara signifikan dari 12 V menjadi 9,0 V untuk memenuhi jendela desain sirkuit 5 V dengan dampak yang dapat diabaikan pada Vh , ditunjukkan pada Gambar. 2d. Diagram distribusi arus dari perangkat simulasi pada titik penahanan juga ditunjukkan pada Gambar. 3b, c, masing-masing. Dibandingkan dengan distribusi arus di HHV-SCR dengan d3 =3,5 m, d4 =0 m, jalur arus permukaan di HHV-SCR yang diusulkan terhalang karena tingkat rekombinasi tambahan yang diuntungkan dari P+ di H-RR dan N+ di E -RR.
Karakteristik snapback IV yang disimulasikan dari LVTSCR konvensional dan HHV-SCR yang diusulkan dengan d1 meningkat dari 0 m menjadi 0,6 m pada a d2 =0,5μm dan b d2 =1μm. c Kurva IV HHV-SCR dengan d3 dan d4 berbeda untuk d3 + d4 tetap (d3 + d4 =3,5 m). d Kurva I-V dari HHV-SCR dengan berbagai Vt1
a Kurva distribusi rekombinasi, dan distribusi arus HHV-SCR dengan (b ) d3 =3,5 m, d4 =0 m, dan (c ) d3 =2,5 m, d4 =1 m
Hasil Eksperimen
Perangkat yang dibuat diuji oleh sistem TLP. Lebar total (W) dari semua SCR yang diuji adalah 50 m dan dengan satu jari untuk perbandingan parameter (Tabel 1). Semua perangkat yang diuji menempati area tata letak yang serupa. Parameter perangkat ditunjukkan pada Tabel 2. Gambar 4a menunjukkan kurva pengukuran TLP dari HHV-SCR dengan d2 =0,5 m (disebut perangkat B1) dan LVTSCR. Menurut hasil eksperimen, Vh HHV-SCR meningkat dari 5,5 menjadi 8,0 V dengan penurunan d1 dari 0,6 m menjadi 0,0 m, yang jauh lebih tinggi dari 1,8 V yang diperoleh pada LVTSCR konvensional. Saat d2 meningkat dari 0,5 menjadi 1 m, HHV-SCR yang sesuai (disebut perangkat B2) memperoleh V yang lebih tinggi h ditunjukkan pada Gambar. 4b. Mempertimbangkan jendela desain, tegangan penjepit (VCL ) di bawah indeks yang diberikan juga merupakan parameter kunci untuk mengevaluasi kemampuan penjepitan. Dari hasil pengujian, VCL HHV-SCR satu jari juga disimpan dalam kisaran yang dapat diterima pada HBM =2 kV (ITLP =1.3 A) meskipun lebar jari hanya 50 m. Namun, semua perangkat tidak dapat menyediakan V . yang memenuhi syarat CL di bawah tekanan ESD yang lebih kuat karena V high yang tinggi h dan resistensi dinamis yang besar (Rdy ) yang disebabkan oleh lebar perangkat berukuran kecil. Untuk memenuhi persyaratan ESD on-chip yang lebih tinggi, lebar jari diperpanjang hingga 300 m yang dapat diterima untuk d1 =0,6 m, d4 =0,5 m, dan d1 =0,6 m, d4 =0 m. Pengujian TLP ditunjukkan pada Gambar. 5 menunjukkan bahwa HHV-SCR dengan d4 =0,5 m memiliki fitur R yang sangat rendah. dy (sekitar 0,7 ), ketahanan ESD yang unggul (It2> 10 A) dan tinggi Vh dari 6,7 V. Dapat diamati bahwa VCL serendah 6,7 V pada ITLP =5,4 A (HBM =8 KV). Selanjutnya, semakin tinggi Vh manfaat dari P+ di H-RR (atau N+ di E-RR) juga terbukti, dibandingkan dengan kurva TLP SCR dengan d4 =0 m. Hasil pengujian perangkat satu jari 50 m tercantum dalam Tabel 1.
Arus kegagalan eksperimental pada lebar satuan dan karakteristik TLP IV yang sesuai dari LVTSCR konvensional dan HHV-SCR yang diusulkan dengan a d2 =0,5 m dan b d2 =1 m pada W =50 m
Karakteristik TLP eksperimental HHV-SCR dengan d4 =0,0 m dan d4 =1,0 m pada d1 =0,6 m, W =300 m
Kesimpulan
Sebuah novel CMOS-proses-kompatibelHHV-SCR dipelajari dan diukur dengan simulasi TCAD dan sistem TLP. Dibandingkan dengan LVTSCR konvensional, fitur HHV-SCR meningkat secara signifikan Vh (peningkatan lebih dari 450% di Vh dicapai) dan tanpa mengorbankan area chip. Selanjutnya, Vh HHV-SCR dapat disesuaikan dari 5,5 V hingga 8,1 V untuk memenuhi perbedaan Vh persyaratan dengan degradasi yang dapat diabaikan di It2 . Dalam hal PM , dibandingkan dengan LVTSCR konvensional, peningkatan lebih dari 200% juga tercapai.
Ketersediaan Data dan Materi
Semua data yang dihasilkan atau dianalisis selama penelitian ini disertakan dalam artikel yang dipublikasikan ini.
