Studi Simulasi Transistor Efek Medan Terowongan Gerbang Ganda dengan Ketebalan Saluran Bertahap

Hasil dan Diskusi

Kurva dan Mekanisme Transfer

Gambar 1b menunjukkan kurva transfer SC TFET dan DG TFET konvensional dalam skala log dan linier, masing-masing. Kami menandai keadaan aktif, keadaan tidak aktif, dan keadaan ambipolar pada Gambar. 1b. Untuk TFET, arus on-state yang lebih tinggi dan arus ambipolar-state yang lebih rendah selalu diinginkan, yang mengharuskan V _mulai dan SS harus rendah sedangkan keadaan tidak aktif harus memiliki rentang tegangan yang lebar. Seperti yang ditunjukkan pada Gambar. 1b, V _mulai DG TFET konvensional dengan ketebalan saluran 10 nm lebih rendah dibandingkan dengan DG TFET dengan ketebalan saluran 20 nm. V . yang diekstraksi _mulai dari DG TFET dengan t _si =10 nm adalah 0,04 V dan rata-rata yang diekstraksi SS adalah 44,8 mV/des, V _mulai dan rata-rata SS dari DG TFET konvensional dengan t _si =20 nm berturut-turut adalah 0,1 V dan 50,6 mV/des. Arus pembuangan TFET DG konvensional dengan t _si =10 nm ditingkatkan sebesar 94,7% dibandingkan dengan DG TFET konvensional dengan t _si =20nm Alasan utama peningkatan arus drain ini adalah berkurangnya SS dan V _mulai . Namun, jangkauan off-state DG TFET konvensional dengan t _si =10 nm hanya 0,17 V. DG TFET konvensional dengan t _si =20 nm, sebagai perbandingan, menunjukkan kisaran keadaan tidak aktif 0,45 V. Akibatnya, arus keadaan ambipolar dari DG TFET konvensional dengan t _si =20 nm berkurang 3 kali lipat dibandingkan dengan DG TFET konvensional dengan t _si =10nm.

Untuk perbandingan yang adil, t _si1 dan t _si2 TFET SC masing-masing sama dengan ketebalan saluran di atas TFET DG konvensional. Ketebalan saluran yang lebih sempit t _si1 SC TFET adalah 10 nm dan ketebalan saluran yang lebih lebar t _si2 SC TFET adalah 20 nm. Posisi langkah diasumsikan di tengah saluran dan L _s adalah 25nm. Seseorang dapat mengamati bahwa TFET SC menunjukkan karakteristik yang menjanjikan termasuk arus pembuangan yang tinggi dalam keadaan aktif serta berbagai keadaan tidak aktif. Arus drain SC TFET dalam keadaan aktif serupa dibandingkan dengan DG TFET konvensional dengan t _si =10 nm, rata-rata SS adalah 45,8 mV/des dan V _mulai adalah 0,03 V. Namun, rentang keadaan tidak aktif SC TFET ditingkatkan hingga 123,5% dan arus keadaan ambipolar juga berkurang 3 kali lipat dibandingkan dengan DG TFET konvensional dengan t _si =10nm Akibatnya, karakteristik on-state SC TFET mirip dengan DG TFET konvensional dengan ketebalan saluran sempit, SC TFET juga menunjukkan kurva off/ambipolar yang hampir paralel dengan DG TFET konvensional dengan ketebalan saluran lebar. Oleh karena itu, TFET SC dapat mencapai SS rendah , dikurangi V _mulai , dan rentang off-state yang luas secara bersamaan.

Untuk mengeksplorasi mekanisme fisik TFET SC, kami membandingkan laju BTBT dan diagram pita energi masing-masing dalam keadaan aktif, dekat titik onset, dan keadaan ambipolar. Gambar 2a menunjukkan tingkat BTBT dari TFET SC dan TFET DG konvensional. Dapat dilihat bahwa laju BTBT sangat bergantung pada ketebalan saluran. Faktanya, hubungan antara ketebalan saluran dan arus BTBT I _BTBT dapat dinyatakan sebagai [31].

a Tarif BTBT dan b diagram pita energi SC TFET dan DG TFET konvensional dalam keadaan aktif, jarak adalah posisi lateral garis potong AA’ pada Gambar 1

Dimana λ =(ε _si t _si t _sapi /2ε _sapi ) ^1/2 adalah panjang alami, ε _si dan ε _sapi adalah permitivitas silikon dan oksida masing-masing dan t _sapi adalah ketebalan oksida. Φ adalah rentang energi di mana tunneling dapat terjadi, E _g adalah celah pita di persimpangan terowongan, dan m * adalah massa terowongan. Persamaan (1) menunjukkan bahwa I _BTBT harus meningkat sebagai t _si mengurangi. Oleh karena itu, tingkat BTBT dari DG TFET konvensional dengan t _si =10 nm harus lebih besar dari DG TFET konvensional dengan t _si =20nm TFET SC menunjukkan distribusi laju BTBT yang serupa dengan TFET DG konvensional dengan t _si =10nm Hal ini karena BTBT terutama terjadi di dekat persimpangan sumber dalam keadaan aktif, maka ketebalan saluran di dekat persimpangan sumber akan menentukan laju BTBT dalam keadaan aktif. Gambar 2b menunjukkan diagram pita energi TFET SC dan TFET DG konvensional. Karena laju BTBT pada dasarnya terkait dengan jarak tunneling, diagram pita energi, yang dapat menyajikan jarak tunneling dengan jelas, akan menjelaskan asal mula variasi laju BTBT. Pada Gambar 2b, jarak tunneling minimum dari SC TFET terletak di dekat persimpangan sumber dan kurang lebih sama dengan DG TFET konvensional dengan t _si =10nm Jarak tunneling minimum DG TFET konvensional dengan t _si =20 nm secara signifikan lebih lebar; karenanya, tingkat BTBT-nya berkurang dibandingkan dengan SC TFET dan DG TFET konvensional dengan ketebalan saluran yang lebih tipis.

Gambar 3a menunjukkan tingkat BTBT ketika tegangan gerbang nol dan dekat dengan tegangan awal. Dapat dilihat bahwa TFET SC memiliki tingkat BTBT tertinggi, diikuti oleh DG TFET konvensional dengan t _si =10nm TFET DG konvensional dengan t _si =20 nm menunjukkan tingkat BTBT terendah. Gambar 3b menunjukkan diagram pita energi yang sesuai. Seseorang dapat mengamati bahwa lokasi jarak minimum dari pita valensi ke pita konduksi berada di pusat wilayah saluran. Selain itu, jarak minimum DG TFET konvensional dengan ketebalan saluran yang lebih lebar lebih panjang dari pada TFET SC dan DG TFET konvensional dengan ketebalan saluran yang lebih tipis. Hal ini menunjukkan bahwa ketebalan saluran juga memiliki pengaruh yang signifikan terhadap laju BTBT pada titik awal. Oleh karena itu, V _mulai tergantung pada ketebalan saluran juga. Fakta lain adalah bahwa TFET SC menunjukkan tingkat BTBT yang lebih besar daripada TFET DG konvensional dengan t _si =10 nm meskipun ketebalan saluran minimumnya sama. Fenomena ini dikaitkan dengan variasi distribusi potensial yang diperkenalkan oleh sudut elektroda gerbang, seperti yang juga dapat diamati dalam pekerjaan lain [32, 33]. Hasilnya, TFET SC menunjukkan V lowest terendah _mulai , diikuti oleh DG TFET konvensional dengan ketebalan saluran tipis, dan DG TFET konvensional dengan ketebalan saluran lebar menunjukkan V tertinggi _mulai .

a Tarif BTBT dan b diagram pita energi SC TFET dan DG TFET konvensional pada titik onset dekat, jarak adalah posisi lateral garis potong AA’ pada Gambar 1

Gambar 4a menunjukkan perbandingan tingkat BTBT di negara-ambipolar. Karena laju BTBT sangat bergantung pada ketebalan saluran, TFET konvensional dengan t _si =10 nm menunjukkan tingkat BTBT paling signifikan dibandingkan dengan dua struktur TFET lainnya. SC TFET, bagaimanapun, menunjukkan tingkat BTBT yang serupa dengan DG TFET konvensional dengan t _si =20nm Hal ini karena tunneling terutama dihasilkan di dekat daerah saluran dan TFET SC memiliki ketebalan saluran yang lebih lebar di dekat daerah saluran. Pada Gambar 4b, diagram pita energi dalam keadaan ambipolar juga diperlihatkan. Dapat dilihat dengan jelas bahwa jarak tunneling minimum terletak di dekat daerah drainase. Selain itu, jarak tunneling dari SC TFET dan DG TFET konvensional dengan ketebalan saluran yang lebih lebar lebih besar daripada DG TFET konvensional dengan ketebalan saluran yang lebih tipis, sehingga menghasilkan arus ambipolar yang rendah dari SC TFET dan DG TFET konvensional dengan ketebalan saluran yang lebih lebar.

a Tarif BTBT dan b diagram pita energi SC TFET dan DG TFET konvensional dalam keadaan ambipolar, jarak adalah posisi lateral garis potong AA’ pada Gambar. 1

Dampak H dan L_S pada Karakteristik DC

Gambar 5a menunjukkan kurva transfer TFET SC dengan berbagai H dan t _si1 =10nm Dapat dilihat bahwa H memiliki dampak yang lebih kecil pada arus on-state. Namun, arus ambipolar berkurang secara signifikan karena H meningkat, kisaran off-state meningkat dengan munculnya H demikian juga. Dapat juga dilihat bahwa pengurangan arus ambipolar berkurang seiring dengan H meningkat. Alasan untuk ini adalah bahwa efek kopling dari struktur gerbang ganda cenderung kurang signifikan dengan ketebalan saluran yang lebih besar [31]. Oleh karena itu, sebagai H meningkat, tingkat BTBT menjadi lebih independen dari ketebalan saluran, yang mengarah ke saturasi arus ambipolar. Untuk lebih mengeksplorasi parameter struktur optimal, efek H bervariasi dari 0 sampai 15 nm pada kinerja perangkat diekstraksi dan ditunjukkan pada Gambar. 5b-d. Gambar 5b menunjukkan V _mulai dan variasi tingkat BTBT dengan H different yang berbeda dan t _si1 . Dapat dilihat bahwa V _mulai menurun secara monoton dengan peningkatan H . Ini karena sudut elektroda gerbang akan memperkenalkan variasi distribusi potensial di wilayah saluran [32, 33], menghasilkan perubahan laju BTBT dan V _mulai . Gambar 5b menunjukkan bahwa tingkat BTBT meningkat seiring dengan H membaik. Akibatnya, penurunan V _mulai dapat ditemukan dengan peningkatan H . Seseorang juga dapat mengamati bahwa V _mulai meningkat sebagai t _si1 meningkat. Alasan utamanya adalah peningkatan t _si1 melemahkan tingkat BTBT, menghasilkan V . yang lebih tinggi _mulai . Pada Gambar 5c, rata-rata yang diekstraksi SS SC TFET dengan berbagai H dan t _si1 ditampilkan. Tren SS dengan H different yang berbeda berlawanan dengan V _mulai . Dengan kata lain, SS naik sebagai H meningkat. Kami telah menyebutkan bahwa arus drain dalam keadaan tergantung pada t _si1 , sehingga TFET SC dengan H yang berbeda tapi dengan t . yang sama _si1 harus memiliki arus pembuangan yang sama dalam keadaan aktif. Selain itu, diketahui juga bahwa V _mulai menurun dengan meningkatnya H . Ini menyiratkan bahwa kisaran tegangan gerbang untuk menggerakkan arus pembuangan yang sama ditingkatkan sebagai H meningkat. Akibatnya, rata-rata SS meningkat secara monoton dengan munculnya H . Dapat juga dilihat bahwa peningkatan t _si1 akan merusak SS , yang disebabkan oleh berkurangnya kemampuan kontrol gerbang. Gambar 5d menunjukkan arus drain dalam keadaan aktif dan keadaan ambipolar dengan H . yang berbeda dan t _si1 , masing-masing. Arus on-state hampir tidak tergantung pada H , tetapi sangat dipengaruhi oleh t _si1 , yang sesuai dengan hasil kami sebelumnya bahwa tunneling on-state terutama terjadi di dekat wilayah sumber dan sangat bergantung pada ketebalan saluran di dekat wilayah sumber. Arus ambipolar, bagaimanapun, berkurang sebagai H meningkat. Karena tunneling ambipolar-state didominasi di dekat daerah drainase, peningkatan H akan meningkatkan ketebalan saluran di sisi saluran dan dengan demikian melemahkan arus ambipolar. Dapat juga dilihat bahwa arus ambipolar turun lebih signifikan ketika H kurang dari 10 nm, yang disebabkan oleh efek kopling yang lebih besar dengan ketebalan saluran yang lebih tipis.

Dampak dari H di a kurva transfer, b V onset dan tingkat BTBT, c rata-rata SS , dan d mengalirkan arus dalam keadaan aktif/ambipolar, H adalah ketinggian anak tangga dan H =0 nm mewakili DG TFET konvensional

Pada Gambar 6a, kurva transfer SC TFET dengan L . yang berbeda _s disajikan masing-masing. L _s =0 nm mewakili DG TFET konvensional dengan t . yang sesuai _si2 dan L _s =50 nm mewakili TFET DG konvensional dengan t . yang sesuai _si1 . Dapat dilihat bahwa lokasi anak tangga memiliki dampak yang signifikan terhadap arus ambipolar dan jangkauan off-state. TFET SC dengan L _s kurang dari 30 nm menunjukkan arus ambipolar dan kisaran off-state yang serupa. Sebagai L _s melebihi 30 nm, arus ambipolar sangat meningkat. Gambar 6b ​​menunjukkan V _mulai dan variasi tingkat BTBT dengan berbagai L _s dan t _si1 , tren yang V _mulai meningkat sebagai t _si1 meningkat dapat diamati dengan jelas juga. Perubahan titik belok pada L _s =10 nm adalah hasil dari variasi t _si1 . Sejak L _s =0 nm adalah DG TFET konvensional dengan ketebalan saluran yang lebih besar, laju BTBT akan berkurang, yang mengarah ke peningkatan V _mulai dan arus on-state yang berkurang. Kecuali kasus DG TFET konvensional, V _mulai dari SC TFET meningkat secara monoton sebagai L _s naik, yang disebabkan oleh penurunan laju BTBT yang disebabkan oleh struktur saluran bertahap. Gambar 6c menunjukkan dampak dari L _s dan t _si1 di SS dari SC TFET. t . yang meningkat _si1 menghasilkan SS . yang terdegradasi . Menurut Persamaan. (1), peningkatan ketebalan saluran akan menurunkan efek kopling antara elektroda gerbang, yang mengarah pada penurunan kemampuan kontrol gerbang dan peningkatan SS [12]. Sebagai L _s turun, wilayah dengan ketebalan saluran yang lebih besar akan meluas dan akan melemahkan kemampuan kontrol gerbang secara keseluruhan. Akibatnya, L . berkurang _s akan merusak SS TFET SC, yang dapat diamati dengan jelas pada Gambar. 6c. Gambar 6d menyajikan arus drain dalam keadaan aktif dan keadaan ambipolar dengan L . yang berbeda _s dan t _si1 , masing-masing. Kita dapat mengamati bahwa arus dalam keadaan SC TFET kurang lebih sama dengan TFET DG konvensional dengan t yang sesuai. _si1 . Adapun arus ambipolar, TFET SC dengan L _s kurang dari 30 nm menunjukkan arus yang mirip dengan TFET DG konvensional dengan t yang sesuai _si2 . Ketika L _s meningkat menjadi 40 nm, arus ambipolar meningkat secara dramatis. Bahkan, untuk kasus SC TFET dengan L _s =40 nm dan t _si1 =20 nm, arus ambipolarnya bahkan lebih besar daripada DG TFET konvensional dengan t _si1 =20nm Hal ini karena bagian vertikal dari elektroda gerbang dapat meningkatkan area tunneling terutama ketika bagian vertikal elektroda gerbang dekat dengan PN junction [34]. Ini menunjukkan bahwa L _s harus kurang dari 40 nm untuk tujuan mengurangi arus ambipolar.

Dampak dari L di a kurva transfer, b V onset dan tingkat BTBT, c rata-rata SS , dan d mengalirkan arus dalam keadaan aktif/ambipolar, L s adalah jarak lateral dari daerah sumber ke langkah, L s =0 nm mewakili TFET DG konvensional dengan t . yang sesuai si2 dan L s =50 nm mewakili TFET DG konvensional dengan t . yang sesuai si1.

Untuk menentukan parameter struktur optimal dari SC TFET, dilakukan simulasi ortogonal dengan mempelajari efek gabungan dari H dan L _s pada kinerja perangkat. t _si1 ditetapkan pada 10 nm untuk mencapai arus on-state yang lebih besar. Pada Gambar 7a, arus ambipolar diekstraksi sebagai fungsi dari L _s dengan berbagai H . Dapat dilihat dengan jelas bahwa arus ambipolar berkurang secara signifikan sebagai H menurun, yang menunjukkan bahwa H . yang lebih tinggi menjanjikan dalam hal mencapai arus ambipolar yang lebih rendah. Namun, orang dapat mengamati bahwa manfaat dari H . yang lebih besar kurang signifikan. Oleh karena itu, H =15 nm akan menjadi nilai optimal mengingat H . yang lebih besar hanya bisa menambah area perangkat. Sementara itu, penurunan L _s juga akan menurunkan arus ambipolar terutama dengan H . yang lebih besar . Oleh karena itu, L . yang lebih rendah _s diinginkan untuk tujuan arus ambipolar minimal. Namun demikian, L . yang lebih rendah _s juga bisa menyebabkan peningkatan kemiringan subthreshold, seperti yang dapat diamati pada Gambar. 7b. Kemiringan subthreshold meningkat perlahan dengan L . yang lebih tinggi _s tetapi naik dengan cepat dengan L . yang lebih rendah _s , menunjukkan bahwa L _s sekitar 25 nm akan menjadi nilai kompromi. Hasilnya, parameter perangkat yang optimal adalah H =15 nm dan L _s =25 nm di mana arus ambipolar dan kemiringan subthreshold relatif rendah.

a Arus ambipolar dan b kemiringan subthreshold dari SC TFET sebagai fungsi dari L S dengan berbagai H

Metode Pembuatan

Proses fabrikasi SC TFET yang layak ditunjukkan pada Gambar 8. Karena bentuk saluran yang unik, ketebalan saluran bertahap dapat dicapai lebih mudah dengan mengadopsi struktur vertikal. Prosesnya dimulai dengan mempersiapkan substrat silikon dengan SiN dan deposisi photoresist, seperti yang ditunjukkan pada Gambar. 8a. Pada Gambar 8b, pola SiN dicapai dengan litografi, diikuti dengan etsa untuk membentuk daerah saluran, kemudian N ⁺ daerah diperkenalkan oleh implantasi As vertikal dan anil [35]. Setelah itu, oksida isolasi diendapkan untuk mencegah daerah drainase dari etsa dalam proses berikut, seperti yang ditunjukkan pada Gambar 8c. Pada Gambar 8d, pengabuan dan pemangkasan diadopsi dengan memanfaatkan reaksi ion etsa [36] untuk mengurangi ketebalan dan lebar SiN. Ketebalan saluran langkah kemudian diperkenalkan dengan etsa, seperti yang ditunjukkan pada Gambar. 8e. Proses sisa mirip dengan TFET vertikal konvensional, yang melibatkan pembentukan oksida gerbang, deposisi gerbang, paparan silikon, dan implantasi wilayah sumber [35, 37], seperti yang ditunjukkan pada Gambar. 8f.

Proses fabrikasi TFET SC. a Preparasi substrat silikon dengan SiN dan deposisi photoresist. b Etsa, implantasi, dan anil. c Deposisi oksida isolasi. d Mengurangi ketebalan dan lebar SiN dengan pengabuan dan pemangkasan. e Ketebalan saluran langkah diperkenalkan. f Pembentukan oksida gerbang, deposisi gerbang, planarisasi gerbang, dan implantasi wilayah sumber