Desain Tebal Saluran Bertingkat Meningkatkan Efisiensi DG TFET: Studi Simulasi

Abstrak

Transistor efek medan terowalkan gerbang ganda (DG TFET) diharapkan dapat mengatasi keterbatasan arus bocor dan lerambat ambang. Namun, perangkat ini juga mengalami perilaku ambipoler dengan arsitektur sumber/keluaran yang simetris. Untuk mengatasi arus ambipoler, asimetri harus diperkenalkan antara sumber dan keluaran. Dalam makalah ini, kami menginvestigasi performa DG TFET dengan tebal saluran bertingkat (SC TFET) dengan menggunakan simulasi 2D. Asimetri antara sumber dan keluaran diperkenalkan melalui tebal saluran bertingkat; dengan demikian, perilaku ambipoler diharapkan dapat diattenuasi. Hasil menunjukkan bahwa SC TFET menunjukkan penurunan signifikan arus ambipoler dibandingkan dengan DG TFET konvensional. Mekanisme SC TFET dibahas secara menyeluruh untuk mengeksplorasi wawasan fisik. Dampak yang diperkenalkan oleh parameter struktur pada tegangan awal, lerambat ambang, arus keluaran dalam kondisi menyala dan kondisi ambipoler juga ditampilkan untuk menentukan struktur optimal.

Latar Belakang

Seiring berlanjunya proses penskalan ekstrim, teknologi CMOS dengan MOSFET konvensional menghadapi berbagai tantangan seperti peningkatan arus bocor dan lerambat ambang (SS). Transistor efek medan terowalkan (TFET), yang menggunakan mekanisme terowalkan antara banda (BTBT), diharapkan dapat mengatasi keterbatasan arus bocor dan SS [1,2,3,4,5,6,7,8]. TFET berbasis silikon menunjukkan keuntungan seperti keandalan tinggi dan biaya rendah. Namun, TFET berbasis silikon konvensional menunjukkan arus nyala yang relatif rendah dibandingkan dengan MOSFET karena laju BTBT yang terbatas [9,10,11]. Untuk mengembangkan potensi TFET berbasis silikon, berbagai struktur TFET baru telah recently diusulkan untuk meningkatkan arus kondisi nyala. DG TFET menunjukkan peningkatan laju BTBT, yang mengarah pada arus nyala yang ditingkatkan [12,13,14]. Namun, arus ambipoler DG TFET juga meningkat karena peningkatan laju BTBT juga diaktifkan dalam kondisi ambipoler [15]. Untuk lebih mengatasi arus ambipoler, asimetri harus diperkenalkan antara sumber dan keluaran [16]. DG TFET dengan underlap gerbang-keluaran dan konsentrasi dopase keluaran yang lebih rendah adalah metode umum untuk mengatasi masalah ambipoler [17,18,19]. Namun, underlap gerbang-keluaran memerlukan jarak S/D yang lebih besar dan konsentrasi dopase keluaran yang lebih rendah meningkatkan resistensi seri [15]. Sebuah karya sebelumnya telah menunjukkan bahwa efek ambipoler dalam TFET dengan underlap keluaran dapat lebih diattenuasi dengan menggunakan spasi low-k dan dengan menempatkan kontak dalam konfigurasi atas dan bawah [15], yang menunjukkan bahwa strategi asimetri gabungan dapat bermakna dalam meningkatkan performa TFET. Dalam karya kami sebelumnya, FinFET dengan lebar alet asimetri telah terbukti dapat meningkatkan performa FinFET [20]. Dipercaya juga bahwa tebal saluran t_si memiliki dampak signifikan pada laju BTBT DG TFET [21]; dengan demikian, asimetri antara tebal saluran sumber dan tebal saluran keluaran mungkin lebih mengurangi arus ambipoler dan perlu diteliti secara menyeluruh.

Dalam makalah ini, kami menginvestigasi berbagai performa DG TFET dengan tebal saluran bertingkat (SC TFET), asimetri antara sumber dan keluaran diperkenalkan melalui tebal saluran bertingkat sehingga arus ambipoler diharapkan dapat dikurangi. Sisa makalah ini diatur sebagai berikut: Bagian 2 menyajikan struktur perangkat dan pengaturan simulasi. Pada Bagian 3, mekanisme SC TFET dibahas secara menyeluruh. Diskusi rinci mengenai dampak parameter struktur pada kurva transfer, tegangan awal (V_onset), SS rata-rata dan arus keluaran dalam kondisi nyala/ambipoler juga disajikan. Akhirnya, temuan makalah ini diuraikan dalam Bagian IV.

Struktur dan Simulasi

Diagram skematis SC TFET yang dipertimbangkan dalam makalah ini ditunjukkan pada Gambar 1a. Tebal saluran dekat wilayah sumber tidak sama dengan tebal saluran dekat wilayah keluaran. Tebal saluran berubah bertingkat pada titik tertentu di wilayah saluran. Tinggi tingkatan dan posisi tingkatan dinyatakan sebagai H dan L_s, masing-masing. t_si1 dan t_si2 adalah tebal saluran dekat wilayah sumber dan wilayah keluaran, masing-masing. Tebal oksida efektif (EOT) adalah 1 nm dalam simulasi kami. Wilayah sumber sangat berp-dop p (10²⁰ atom/cm³) dan wilayah keluaran sangat berp-dop n (10²⁰ atom/cm³) untuk mengurangi resistensi seri [15], wilayah saluran ringan berp-dop n (10¹⁷ atom/cm³). Untuk menganalisis tegangan awal dengan berbagai pengaturan tebal saluran, fungsi kerja logam gerbang diatur tetap ke 4,5 eV, panjang gerbang sama dengan panjang saluran L_ch dan diatur ke 50 nm [22,23,24,25]. Simulasi dilakukan menggunakan Sentaurus TCAD release I-2013.12 [26, 27]. Model ketergantungan dopase dan model mobilitas bergantung medan adalah model mobilitas gabungan Philips dan model mobilitas Lombardi, masing-masing. Statistik Fermi–Dirac, model rekombinasi Shockley–Read–Hall dan Auger juga digunakan. Untuk mengakomodasi wilayah sumber/keluaran yang sangat berp-dop, model penyempitan sempit banda diaktifkan. Model BTBT nonlokal berdasarkan dekatiran Wentzel–Kramer–Brillouin (WKB) yang diatur dengan hasil eksperimental [28] dan model kuantisasi densitas-gradien diaktifkan untuk mencapai simulasi yang akurat [29, 30]. Tegangan awal didefinisikan sebagai tegangan gerbang di mana lerambat ambang adalah maksimum. SS rata-rata diekstrak dari arus kondisi mati hingga I_d = 10⁻¹¹ A/μm.

Hasil dan Pembahasan

Kurva Transfer dan Mekanisme

Gambar 1b menunjukkan kurva transfer SC TFET dan DG TFET konvensional dalam skala logaritma dan linear, masing-masing. Kami menandai kondisi nyala, kondisi mati, dan kondisi ambipoler pada Gambar 1b. Untuk TFET, arus nyala yang lebih tinggi dan arus ambipoler yang lebih rendah selalu diinginkan, yang mengharuskan V_onset dan SS rendah sementara kondisi mati harus memiliki rentang tegangan yang luas. Seperti yang ditunjukkan pada Gambar 1b, V_onset DG TFET konvensional dengan tebal saluran 10 nm lebih rendah dari pada DG TFET dengan tebal saluran 20 nm. V_onset yang diekstrak DG TFET dengan t_si = 10 nm adalah 0,04 V dan SS rata-rata yang diekstrak adalah 44,8 mV/dec, sedangkan V_onset dan SS rata-rata DG TFET konvensional dengan t_si = 20 nm adalah 0,1 V dan 50,6 mV/dec, masing-masing. Arus keluaran DG TFET konvensional dengan t_si = 10 nm meningkat 94,7% dibandingkan dengan DG TFET konvensional dengan t_si = 20 nm. Alasan utama peningkatan arus keluaran ini adalah SS dan V_onset yang berkurang. Namun, rentang kondisi mati DG TFET konvensional dengan t_si = 10 nm hanya 0,17 V. Sebaliknya, DG TFET konvensional dengan t_si = 20 nm menunjukkan rentang kondisi mati sebesar 0,45 V. Akibatnya, arus kondisi ambipoler DG TFET konvensional dengan t_si = 20 nm berkurang 3 orde magnitudo dibandingkan dengan DG TFET konvensional dengan t_si = 10 nm.

Untuk perbandingan yang adil, t_si1 dan t_si2 SC TFET sama dengan tebal saluran DG TFET konvensional di atas, masing-masing. Tebal saluran yang lebih sempit t_si1 SC TFET adalah 10 nm dan tebal saluran yang lebih lebar t_si2 SC TFET adalah 20 nm. Posisi tingkatan diasumsikan di tengah saluran dan L_s adalah 25 nm. Seseorang dapat mengamati bahwa SC TFET menunjukkan karakteristik yang menjanjikan termasuk arus keluaran yang tinggi dalam kondisi nyala serta rentang kondisi mati yang luas. Arus keluaran SC TFET dalam kondisi nyala mirip dengan DG TFET konvensional dengan t_si = 10 nm, SS rata-rata adalah 45,8 mV/dec dan V_onset adalah 0,03 V. Namun, rentang kondisi mati SC TFET meningkat hingga 123,5% dan arus kondisi ambipoler juga berkurang 3 orde magnitudo dibandingkan dengan DG TFET konvensional dengan t_si = 10 nm. Akibatnya, karakteristik kondisi nyala SC TFET mirip dengan DG TFET konvensional dengan tebal saluran sempit, SC TFET juga menunjukkan kurva mati/ambipoler yang hampir paralel dengan DG TFET konvensional dengan tebal saluran lebar. Dengan demikian, SC TFET dapat mencapai SS rendah, V_onset yang berkurang, dan rentang kondisi mati yang luas secara bersamaan.

Untuk mengeksplorasi mekanisme fisik SC TFET, kami membandingkan laju BTBT dan diagram sempit banda dalam kondisi nyala, dekat titik awal, dan kondisi ambipoler, masing-masing. Gambar 2a menunjukkan laju BTBT SC TFET dan DG TFET konvensional. Terlihat bahwa laju BTBT sangat bergantung pada tebal saluran. Faktanya, hubungan antara tebal saluran dan arus BTBT I_BTBT dapat dinyatakan sebagai [31].

$$ {I}_{BTBT}\propto \exp \left(-\frac{4\lambda \sqrt{2{m}^{\ast }{E_g}^{2/3}}}{3\mathrm{\hslash}\left(\Delta \Phi +{E}_g\right)}\right) $$ (1)

Di mana λ = (ε_sit_sit_ox/2ε_ox)^1/2 adalah panjang alami, ε_si dan ε_ox adalah permitivitas silikon dan oksida, masing-masing dan t_ox adalah tebal oksida. ΔΦ adalah rentang energi di mana terowalkan dapat terjadi, E_g adalah sempit banda pada simpang terowalkan, dan m* adalah massa terowalkan. Persamaan (1) menunjukkan bahwa I_BTBT harus meningkat seiring berkurangnya t_si. Oleh karena itu, laju BTBT DG TFET konvensional dengan t_si = 10 nm harus lebih besar dari pada DG TFET konvensional dengan t_si = 20 nm. SC TFET menunjukkan distribusi laju BTBT yang mirip dengan DG TFET konvensional dengan t_si = 10 nm. Ini karena BTBT terutama terjadi dekat simpang sumber dalam kondisi nyala, sehingga tebal saluran dekat simpang sumber akan menentukan laju BTBT kondisi nyala. Gambar 2b menunjukkan diagram sempit banda SC TFET dan DG TFET konvensional. Karena laju BTBT secara fundamental terkait dengan jarak terowalkan, diagram sempit banda, yang dapat menyajikan jarak terowalkan dengan jelas, akan menjelaskan asal variasi laju BTBT. Pada Gambar 2b, jarak terowalkan minimum SC TFET terletak dekat simpang sumber dan lebih atau kurang sama dengan DG TFET konvensional dengan t_si = 10 nm. Jarak terowalkan minimum DG TFET konvensional dengan t_si = 20 nm jauh lebih lebar; dengan demikian, laju BTBT-nya berkurang dibandingkan dengan SC TFET dan DG TFET konvensional dengan tebal saluran yang lebih tipis.

Gambar 3a menunjukkan laju BTBT saat tegangan gerbang adalah nol dan dekat dengan tegangan awal. Terlihat bahwa SC TFET memiliki laju BTBT tertinggi, diikuti oleh DG TFET konvensional dengan t_si = 10 nm. DG TFET konvensional dengan t_si = 20 nm menunjukkan laju BTBT terendah. Gambar 3b menunjukkan diagram sempit banda yang sesuai. Seseorang dapat mengamati bahwa lokasi jarak minimum dari bandas valensi ke bandas konduksi berada di tengah wilayah saluran. Selain itu, jarak minimum DG TFET konvensional dengan tebal saluran yang lebih lebar lebih panjang dari pada SC TFET dan DG TFET konvensional dengan tebal saluran yang lebih tipis. Ini menunjukkan bahwa tebal saluran juga memiliki dampak signifikan pada laju BTBT pada titik awal. Dengan demikian, V_onset bergantung pada tebal saluran juga. Fakta lain adalah SC TFET menunjukkan laju BTBT yang lebih besar dari pada DG TFET konvensional dengan t_si = 10 nm meskipun tebal saluran minimum mereka sama. Fenomena ini disebabkan oleh variasi distribusi potensi yang diperkenalkan oleh sudut elektroda gerbang, seperti juga dapat diamati dalam karya lain [32, 33]. Akibatnya, SC TFET menunjukkan V_onset terendah, diikuti oleh DG TFET konvensional dengan tebal saluran tipis, dan DG TFET konvensional dengan tebal saluran lebar menunjukkan V_onset tertinggi.

Gambar 4a menunjukkan perbandingan laju BTBT dalam kondisi ambipoler. Karena laju BTBT sangat bergantung pada tebal saluran, TFET konvensional dengan t_si = 10 nm menunjukkan laju BTBT paling signifikan dibandingkan dengan dua struktur TFET lainnya. Namun, SC TFET menunjukkan laju BTBT yang mirip dengan DG TFET konvensional dengan t_si = 20 nm. Ini karena terowalkan terutama dihasilkan dekat wilayah keluaran dan SC TFET memiliki tebal saluran yang lebih lebar dekat wilayah keluaran. Pada Gambar 4b, diagram sempit banda dalam kondisi ambipoler juga ditampilkan. Terlihat dengan jelas bahwa jarak terowalkan minimum terletak dekat wilayah keluaran. Selain itu, jarak terowalkan SC TFET dan DG TFET konvensional dengan tebal saluran yang lebih lebar lebih besar dari pada DG TFET konvensional dengan tebal saluran yang lebih tipis, yang mengakibatkan arus ambipoler yang rendah pada SC TFET dan DG TFET konvensional dengan tebal saluran yang lebih lebar.

Dampak H dan L_S pada Karakteristik DC

Gambar 5a menunjukkan kurva transfer SC TFET dengan berbagai H dan t_si1 = 10 nm. Terlihat bahwa H memiliki dampak yang lebih kecil pada arus kondisi nyala. Namun, arus ambipoler berkurang secara signifikan seiring meningkatnya H, rentang kondisi mati juga meningkat seiring kenaikan H. Terlihat juga bahwa pengurangan arus ambipoler berkurang seiring meningkatnya H. Alasannya adalah efek kopling struktur gerbang ganda cenderung menjadi kurang signifikan dengan tebal saluran yang lebih besar [31]. Oleh karena itu, seiring meningkatnya H, laju BTBT menjadi lebih independen dari tebal saluran, yang mengarah pada saturasi arus ambipoler. Untuk mengeksplorasi lebih lanjut parameter struktur optimal, efek H yang bervariasi dari 0 hingga 15 nm pada performa perangkat diekstrak dan ditampilkan pada Gambar 5b–d. Gambar 5b menunjukkan V_onset dan variasi laju BTBT dengan berbagai H dan t_si1. Terlihat bahwa V_onset menurun secara monoton seiring meningkatnya H. Ini karena sudut elektroda gerbang akan memperkenalkan variasi distribusi potensi di wilayah saluran [32, 33], yang mengakibatkan perubahan laju BTBT dan V_onset. Gambar 5b menunjukkan bahwa laju BTBT meningkat seiring meningkatnya H. Akibatnya, V_onset yang berkurang dapat ditemukan dengan H yang meningkat. Seseorang juga dapat mengamati bahwa V_onset meningkat seiring meningkatnya t_si1. Alasan utamanya adalah t_si1 yang meningkat melemahkan laju BTBT, yang mengakibatkan V_onset yang lebih tinggi. Pada Gambar 5c, SS rata-rata yang diekstrak SC TFET dengan berbagai H dan t_si1 ditampilkan. Tren SS dengan berbagai H berlawanan dengan tren V_onset. Dengan kata lain, SS naik seiring meningkatnya H. Kami telah menyebutkan bahwa arus keluaran kondisi nyala bergantung pada t_si1, sehingga SC TFET dengan berbagai H tetapi dengan t_si1 yang sama harus memiliki arus keluaran yang serupa dalam kondisi nyala. Selain itu, juga diketahui bahwa V_onset berkurang seiring meningkatnya H. Ini menyiratkan bahwa rentang tegangan gerbang untuk menghasilkan arus keluaran yang sama meningkat seiring meningkatnya H. Akibatnya, SS rata-rata meningkat secara monoton seiring kenaikan H. Terlihat juga bahwa peningkatan t_si1 akan merusak SS, yang disebabkan oleh kemampuan kontrol gerbang yang berkurang. Gambar 5d menunjukkan arus keluaran dalam kondisi nyala dan ambipoler dengan berbagai H dan t_si1, masing-masing. Arus kondisi nyala hampir independen dari H, tetapi sangat dipengaruhi oleh t_si1, yang sesuai dengan hasil kami sebelumnya bahwa terowalkan kondisi nyala terutama terjadi dekat wilayah sumber dan sangat bergantung pada tebal saluran dekat wilayah sumber. Namun, arus ambipoler berkurang seiring meningkatnya H. Karena terowalkan kondisi ambipoler didominasi dekat wilayah keluaran, peningkatan H akan meningkatkan tebal saluran di sisi keluaran dan dengan demikian melemahkan arus ambipoler. Terlihat juga bahwa arus ambipoler turun lebih signifikan ketika H kurang dari 10 nm, yang disebabkan oleh efek kopling yang lebih besar dengan tebal saluran yang lebih tipis.

Pada Gambar 6a, kurva transfer SC TFET dengan berbagai L_s ditampilkan masing-masing. L_s = 0 nm mewakili DG TFET konvensional dengan t_si2 yang sesuai dan L_s = 50 nm mewakili DG TFET konvensional dengan t_si1 yang sesuai. Terlihat bahwa lokasi tingkatan memiliki dampak signifikan pada arus ambipoler dan rentang kondisi mati. SC TFET dengan L_s kurang dari 30 nm menunjukkan arus ambipoler dan rentang kondisi mati yang mirip. Ketika L_s melebihi 30 nm, arus ambipoler sangat meningkat. Gambar 6b menunjukkan V_onset dan variasi laju BTBT dengan berbagai L_s dan t_si1, tren V_onset meningkat seiring meningkatnya t_si1 dapat diamati dengan jelas juga. Titik inflesi pada L_s = 10 nm adalah hasil dari variasi t_si1. Karena L_s = 0 nm adalah DG TFET konvensional dengan tebal saluran yang lebih besar, laju BTBT akan berkurang, yang mengakibatkan V_onset yang meningkat dan arus kondisi nyala yang berkurang. Kecuali kasus DG TFET konvensional, V_onset SC TFET meningkat secara monoton seiring meningkatnya L_s, yang disebabkan oleh laju BTBT yang berkurang yang diinduksi oleh struktur saluran bertingkat. Gambar 6c menunjukkan dampak L_s dan t_si1 pada SS SC TFET. Peningkatan t_si1 mengakibatkan degradasi SS. Menurut Eq. (1), peningkatan tebal saluran akan menurunkan efek kopling antara elektroda gerbang, yang mengakibatkan kemampuan kontrol gerbang yang berkurang dan SS yang meningkat [12]. Seiring berkurangnya L_s, wilayah dengan tebal saluran yang lebih besar akan meluas dan akan melemahkan kemampuan kontrol gerbang secara keseluruhan. Akibatnya, L_s yang lebih rendah akan merusak SS SC TFET, yang dapat diamati dengan jelas pada Gambar 6c. Gambar 6d menyajikan arus keluaran dalam kondisi nyala dan ambipoler dengan berbagai L_s dan t_si1, masing-masing. Seseorang dapat mengamati bahwa arus kondisi nyala SC TFET kurang atau lebih sama dengan DG TFET konvensional dengan t_si1 yang sesuai. Seperti yang terlihat pada Gambar 6c, arus ambipoler SC TFET dengan L_s kurang dari 30 nm menunjukkan arus yang mirip dengan DG TFET konvensional dengan t_si2 yang sesuai. Ketika L_s meningkat ke 40 nm, arus ambipoler meningkat secara dramatis. Faktanya, untuk kasus SC TFET dengan L_s = 40 nm dan t_si1 = 20 nm, arus ambipoler-nya bahkan lebih besar dari pada DG TFET konvensional dengan t_si1 = 20 nm. Ini karena bagian vertikal elektroda gerbang dapat meningkatkan luas terowalkan terutama ketika bagian vertikal elektroda gerbang dekat dengan simpang PN [34]. Ini menunjukkan bahwa L_s harus kurang dari 40 nm untuk tujuan mengurangi arus ambipoler.

Untuk menentukan parameter struktur optimal SC TFET, simulasi ortogonal dilakukan dengan mempelajari efek gabungan H dan L_s pada performa perangkat. t_si1 diatur tetap pada 10 nm untuk mencapai arus kondisi nyala yang lebih besar. Pada Gambar 7a, arus ambipoler diekstrak sebagai fungsi dari L_s dengan berbagai H. Terlihat dengan jelas bahwa arus ambipoler berkurang secara signifikan seiring berkurangnya H, yang menunjukkan bahwa H yang lebih tinggi menjanjikan dalam hal mencapai arus ambipoler yang lebih rendah. Namun, seseorang dapat mengamati bahwa manfaat dari H yang lebih besar kurang signifikan. Oleh karena itu, H = 15 nm akan menjadi nilai optimal dengan mempertimbangkan bahwa H yang lebih besar hanya dapat meningkatkan luas perangkat. Sementara itu, L_s yang lebih rendah juga akan menurunkan arus ambipoler terutama dengan H yang lebih besar. Oleh karena itu, L_s yang lebih rendah diinginkan untuk tujuan arus ambipoler minimal. Namun, L_s yang lebih rendah juga dapat menyebabkan peningkatan lerambat ambang, seperti yang dapat diamati pada Gambar 7b. Lerambat ambang meningkat perlahan dengan L_s yang lebih tinggi tetapi meningkat secara cepat dengan L_s yang lebih rendah, yang menunjukkan bahwa L_s sekitar 25 nm akan menjadi nilai kompromi. Akibatnya, parameter perangkat optimal akan menjadi H = 15 nm dan L_s = 25 nm di mana baik arus ambipoler maupun lerambat ambang relatif rendah.

Metode Pembuatan

Proses pembuatan yang dapat dilakukan SC TFET ditampilkan pada Gambar 8. Karena bentuk saluran yang unik, tebal saluran bertingkat dapat dicapai lebih mudah dengan mengadopsi struktur vertikal. Proses dimulai dengan menyiapkan substrat silikon dengan depozi SiN dan photoresist, seperti ditunjukkan pada Gambar 8a. Pada Gambar 8b, pola SiN dicapai melalui litografi, diikuti oleh pengikatan untuk membentuk wilayah saluran, kemudian wilayah N⁺ diperkenalkan melalui implanasi As vertikal dan aniling [35]. Setelah itu, oksida isolasi di-deposit untuk mencegah wilayah keluaran dari pengikatan dalam proses berikutnya, seperti ditunjukkan pada Gambar 8c. Pada Gambar 8d, ashing dan trimming diadopsi dengan menggunakan pengikatan ion reaktif [36] untuk mengurangi tebal dan lebar SiN. Tebal saluran bertingkat kemudian diperkenalkan melalui pengikatan, seperti ditunjukkan pada Gambar 8e. Proses yang tersisa mirip dengan TFET vertikal konvensional, yang melibatkan pembentukan oksida gerbang, depozi gerbang, paparan silikon, dan implanasi wilayah sumber [35, 37], seperti ditunjukkan pada Gambar 8f.

Kesimpulan

Kami menginvestigasi performa listrik DG TFET dengan tebal saluran bertingkat (SC TFET) dengan menggunakan simulasi 2D. Asimetri antara sumber dan keluaran diperkenalkan melalui tebal saluran bertingkat; dengan demikian, perilaku ambipoler secara signifikan diattenuasi. SC TFET menunjukkan karakteristik kondisi nyala yang mirip dengan DG TFET konvensional dengan t_si1 yang sesuai dan kurva mati/ambipoler yang paralel dengan DG TFET konvensional dengan t_si2 yang sesuai. Akibatnya, SC TFET dapat mencapai rentang kondisi mati yang luas, arus ambipoler yang rendah, dan mempertahankan SS rendah secara bersamaan. Mekanisme SC TFET dibahas secara menyeluruh untuk mengeksplorasi wawasan fisik. Dampak yang diperkenalkan oleh parameter struktur pada tegangan awal, lerambat ambang, arus keluaran dalam kondisi nyala, dan kondisi ambipoler juga diteliti untuk menentukan struktur optimal. SC TFET dengan H sebesar 15 nm dan L_s sebesar 25 nm menunjukkan performa optimal. Selain itu, arsitektur tebal saluran bertingkat memberikan metode asimetri alternatif. Karena strategi asimetri gabungan terbukti efektif, karya kami dapat lebih memberikan peningkatan performa TFET.

Ketersediaan Data dan Bahan

Semua data sepenuhnya tersedia tanpa keterbatasan.

Singkatan

DG TFET:

Transistor efek medan terowalkan gerbang ganda

SC TFET:

DG TFET dengan tebal saluran bertingkat

SS:

Lerambat ambang

BTBT:

Terowalkan antara banda

EOT:

Tebal oksida efektif

V_onset:

Tegangan awal

H:

Tinggi tingkatan

L_s:

Posisi tingkatan

L_ch:

Panjang saluran

t_si:

Tebal saluran

t_si1:

Tebal saluran dekat wilayah sumber

t_si2:

Tebal saluran dekat wilayah keluaran